| 1 |
1
절연성 기판 ;상기 기판 상에 형성되고, 저전위 밀도를 가지는 윙(wing) 영역과 고전위 밀도를 가지는 시드(seed) 영역으로 된 질화물계 버퍼층 ;상기 버퍼층 상에 형성된 GaN 층 ;상기 GaN 층상에 형성된 AlGaN 층 ;상기 AlGaN 층상에 형성된 소스 전극, 드레인 전극 및 상기 소스 전극 및 드레인 전극 사이에 위치한 게이트 전극을 포함하되,상기 게이트 전극에 전원을 인가하는 경우 상대적으로 높은 전압이 걸리는 상기 드레인 전극 방향의 게이트 전극영역이 상기 윙 영역의 coalescence boundary 를 포함하지 않는 한쪽 윙 상에 형성되는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 2 |
2
제 1항에 있어서, 상기 윙 영역은 전위밀도가 106/㎠ 이하인 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 3 |
3
제 1항에 있어서, 상기 윙 영역의 폭은 10~16㎛인 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 4 |
4
제 1항에 있어서, 상기 게이트 전극은 0
|
| 5 |
5
제 1항에 있어서, 상기 AlGaN 층상에 저저항 오믹 컨택을 위한 캡핑층을 추가로 구비하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 6 |
6
제 3항에 있어서, 상기 캡핑층은 AlGaN층과 GaN층을 교대로 반복 적층한 AlGaN/GaN 초격자층(superlattice layer)인 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 7 |
7
기판 상에 GaN 버퍼층을 형성하는 단계 ;상기 GaN 버퍼층 상에 GaN 층을 형성하는 단계 ;상기 GaN 층상에 AlGaN 층을 형성하는 단계 ;상기 AlGaN 층상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함하되,상기 GaN 버퍼층 형성단계는 기판 상에 씨드 GaN 층을 형성하는 단계, 상기 씨드 GaN층 상에 SiO2 층을 증착한 후 SiO2 층을 선택적으로 에칭하여 패터닝하는 단계, GaN층을 재성장시켜 수직 성장된 씨드(seed) 영역과 패터닝된 SiO2 상부에 측면 과잉 성장된 윙(wing) 영역을 형성하는 단계를 포함하고, 상기 전극 형성 단계는 드레인 전극 방향의 게이트 전극영역을 측면 과잉 성장된 윙(wing) 영역에서 coalescence boundary를 포함하지 않는 한 쪽의 윙 상부에 위치시키는 것을 특징으로 하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 8 |
8
기판 상에 GaN 버퍼층을 형성하는 단계 ;상기 GaN 버퍼층 상에 GaN 층을 형성하는 단계 ;상기 GaN 층상에 AlGaN 층을 형성하는 단계 ;상기 AlGaN 층상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함하되,상기 GaN 버퍼층 형성단계는 상기 기판상에 씨드(seed) GaN층을 형성하고, 선택적으로 씨드 GaN층과 그 하부의 기판까지 에칭하여 패터닝하는 단계, GaN층을 재성장시켜 측면 과잉 성장된 윙(wing) 영역과 수직 성장된 씨드(seed) 영역을 형성하는 단계를 포함하고, 상기 전극 형성 단계는 드레인 전극 방향의 게이트 전극영역을 측면 과잉 성장된 윙(wing) 영역에서 coalescence boundary를 포함하지 않는 한 쪽의 윙 상부에 위치시키는 것을 특징으로 하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 9 |
9
제 7항 또는 제 8항에 있어서, 상기 윙 영역은 전위밀도가 106/㎠ 이하인 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조방법
|
| 10 |
10
제 7항 또는 제 8항에 있어서, 상기 게이트 전극은 0
|
| 11 |
11
제 7항에 있어서, 상기 방법은 SiO2 층의 패턴 폭을 조절하여 상기 윙 영역의 폭을 제어하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조방법
|
| 12 |
12
제 8항에 있어서, 상기 방법은 씨드 GaN층의 폭을 조절하여 상기 윙 영역의 폭을 제어하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조방법
|
