1 |
1
CRC(Cyclic Redundancy Check) 발생 다항식의 최고 차수가 n인 순환 중복 검사 장치에 있어서,다수의 서브 블록으로 분할된 트랜스포트 블록의 각 서브 블록으로부터 비트 시퀀스를 입력받아 순환 중복 검사하는 다수의 서브 블록 순환 중복 검사부; 및상기 다수의 서브 블록 순환 중복 검사부로부터 출력된 제2 코드들을 갈로아 필드(Galois Field) 덧셈하는 갈로아 필드 덧셈부를 포함하며,각각의 서브 블록 순환 중복 검사부는: 각 서브 블록에 할당된 가중치를 나타내는 서브 블록 가중치 코드를 CRC 연산하여 얻은 제1 코드와 상기 비트 시퀀스를 갈로아 필드 곱셈하여 가중 비트 시퀀스를 생성하는 갈로아 필드 곱셈부; 및 n개의 레지스터를 포함하며 상기 가중 비트 시퀀스를 각각의 레지스터에 갈로아 필드 덧셈하여 입력받아 제2 코드를 출력하는 선형 피드백 시프트 레지스터;를 포함하는 순환 중복 검사 장치
|
2 |
2
제1 항에 있어서,상기 트랜스포트 블록 내 서브 블록들의 순번은 최하위 비트에서 최상위 비트로 갈수록 증가하며, 서브 블록의 순번이 P이고, 상기 서브 블록의 크기가 N일 때,상기 서브 블록의 서브 블록 가중치 코드는 비트 수가 (P-1)×N + 1이고, 최상위 비트가 1이며, 나머지 비트들이 0인 순환 중복 검사 장치
|
3 |
3
제1 항에 있어서,서브 블록의 크기가 N이고, 상기 트랜스포트 블록 내 해당 서브 블록의 순번이 P일 때,비트 수가 N+1이고, 최상위 비트가 1이며 나머지 비트들이 0인 코드를 CRC 연산하여 얻은 기준 가중치 CRC 코드가 미리 연산되어 저장된 저장 장치; 및P에서 1을 뺀 개수의 상기 기준 가중치 CRC 코드를 갈로아 필드 곱셈하여 해당 서브 블록의 제1 코드를 생성하는 제1 코드 생성부를 더 포함하는 순환 중복 검사 장치
|
4 |
4
제1 항에 있어서,상기 비트 시퀀스의 크기를 S라고 할 때,S=1 인 경우, 상기 선형 피드백 시프트 레지스터는 한 주기당 1 비트씩 연산하는 1-비트 직렬 선형 피드백 시프트 레지스터이며,S003e#1 인 경우, 상기 선형 피드백 시프트 레지스터는 한 주기당 S 비트씩 연산하는 S-비트 평행 선형 피드백 시프트 레지스터인 순환 중복 검사 장치
|
5 |
5
CRC 발생 다항식의 최고 차수가 n인 순환 중복 검사 방법에 있어서,다수의 서브 블록으로 분할된 트랜스포트 블록의 각 서브 블록으로부터 비트 시퀀스를 입력받는 단계;각 서브 블록에 할당된 가중치를 나타내는 서브 블록 가중치 코드를 CRC 연산하여 얻은 제1 코드와 상기 비트 시퀀스를 갈로아 필드 곱셈하여 가중 비트 시퀀스를 생성하는 단계;선형 피드백 시프트 레지스터가 포함하는 n개의 레지스터에 상기 가중 비트 시퀀스를 갈로아 필드 덧셈하여 입력받아 제2 코드를 출력하는 단계; 및다수의 서브 블록에 대한 상기 제2 코드들을 갈로아 필드 덧셈하는 단계;를 포함하는 순환 중복 검사 방법
|
6 |
6
제5 항에 있어서,상기 가중 비트 시퀀스를 생성하는 단계는,비트 수가 N+1이고, 최상위 비트가 1이며 나머지 비트들이 0인 코드를 CRC 연산하여 얻은 기준 가중치 CRC 코드를 저장 장치로부터 불러오는 단계; 및P에서 1을 뺀 개수의 상기 기준 가중치 CRC 코드를 갈로아 필드 곱셈하여 해당 서브 블록의 제1 코드를 생성하는 단계;를 더 포함하며,N은 해당 서브 블록의 크기이고, P는 상기 트랜스포트 블록 내 해당 서브 블록의 순번이며, 상기 트랜스포트 블록 내 서브 블록들의 순번은 최하위 비트에서 최상위 비트로 갈수록 증가하는 순환 중복 검사 방법
|
7 |
7
제5 항 또는 제6 항에 따른 순환 중복 검사 방법을 실행시키기 위한 컴퓨터 프로그램이 저장된 컴퓨터 판독 가능한 저장 매체
|