| 1 |
1
트랜스포트 블록을 분할한 서브 블록을 디코딩하는 하이-래딕스(high-radix) 병렬 디코더로부터 복수의 비트 시퀀스를 입력받아 순환 중복 검사하는 다수의 서브 블록 순환 중복 검사부; 및상기 다수의 서브 블록 순환 중복 검사부로부터 출력된 제 3 코드들을 갈로아 필드(Galois Field) 덧셈하는 갈로아 필드 덧셈부를 포함하며,각각의 서브 블록 순환 중복 검사부는: 상기 복수의 비트 시퀀스를 각각 CRC(Cyclic Redundancy Check) 연산하고, 상기 CRC 연산으로 얻은 복수의 CRC 코드를 각 비트마다 교차 배치하여 제 1 코드를 출력하는 제 1 CRC 연산부; 상기 제 1 코드를 CRC 연산하여 제 2 코드를 출력하는 제 2 CRC 연산부; 및 상기 트랜스포트 블록 내 해당 서브 블록의 위치를 나타내는 블록 위치 코드를 CRC 연산하여 얻은 블록 위치 CRC 코드를 상기 제 2 코드와 갈로아 필드 곱셈하여 상기 제 3 코드를 출력하는 갈로아 필드 곱셈부;를 포함하는 순환 중복 검사 장치
|
| 2 |
2
제 1 항에 있어서,상기 서브 블록 순환 중복 검사부는, 래딕스-4 병렬 디코더로부터 두 개의 비트 시퀀스를 입력받는 순환 중복 검사 장치
|
| 3 |
3
제 1 항에 있어서,상기 순환 중복 검사 장치는, 상기 트랜스포트 블록의 크기에 따라 상이한 CRC 발생 코드를 적용하는 순환 중복 검사 장치
|
| 4 |
4
제 1 항에 있어서,비트 수가 상기 서브 블록의 크기에 1을 합한 값과 같으며, 최상위 비트가 1이고, 나머지 비트들이 0인 기준 블록 위치 코드를 CRC 연산하여 얻은 기준 블록 위치 CRC 코드를 저장 장치로부터 불러오고, 상기 트랜스포트 블록 내 해당 서브 블록의 순번에서 1을 뺀 개수의 상기 기준 블록 위치 CRC 코드를 갈로아 필드 곱셈하여 해당 서브 블록의 블록 위치 CRC 코드를 생성하는 블록 위치 CRC 코드 생성부;를 더 포함하는 순환 중복 검사 장치
|
| 5 |
5
트랜스포트 블록을 분할한 서브 블록을 디코딩하는 하이-래딕스 병렬 디코더로부터 복수의 비트 시퀀스를 입력받는 단계;상기 복수의 비트 시퀀스를 각각 CRC 연산하는 단계;상기 CRC 연산으로 얻은 복수의 CRC 코드를 각 비트마다 교차 배치하여 제 1 코드를 출력하는 단계;상기 제 1 코드를 CRC 연산하여 제 2 코드를 출력하는 단계;상기 트랜스포트 블록 내 해당 서브 블록의 위치를 나타내는 블록 위치 코드를 CRC 연산하여 얻은 블록 위치 CRC 코드를 상기 제 2 코드와 갈로아 필드 곱셈하여 제 3 코드를 출력하는 단계; 및다수의 서브 블록에 대한 제 3 코드들을 갈로아 필드 덧셈하는 단계;를 포함하는 순환 중복 검사 방법
|
| 6 |
6
제 5 항에 있어서,비트 수가 상기 서브 블록의 크기에 1을 합한 값과 같으며, 최상위 비트가 1이고, 나머지 비트들이 0인 기준 블록 위치 코드를 CRC 연산하여 얻은 기준 블록 위치 CRC 코드를 저장 장치로부터 불러오는 단계; 및상기 트랜스포트 블록 내 해당 서브 블록의 순번에서 1을 뺀 개수의 상기 기준 블록 위치 CRC 코드를 갈로아 필드 곱셈하여 해당 서브 블록의 상기 블록 위치 CRC 코드를 생성하는 단계;를 더 포함하는 순환 중복 검사 방법
|
