| 1 |
1
생체 신호를 증폭하는 생체 신호 증폭 회로에 있어서,주기적으로 변화하는 제어 신호에 기초하여 동작 상태 및 저전력 상태 사이에서 천이하는 증폭 회로; 및상기 증폭 회로가 상기 동작 상태에 있는 경우 상기 증폭 회로의 출력 신호를 샘플링하고, 상기 증폭 회로가 상기 저전력 상태에 있는 경우 샘플링된 신호를 유지하는 샘플링 회로를 포함하고, 상기 증폭 회로는상기 생체 신호에 기초한 입력 변조 전압을 전류로 변환 증폭하는 트랜스 컨덕턴스(transconductance, TC) 입력단; 전류를 전압으로 변환 증폭하는 트랜스 임피던스(transimpedance, TI) 출력단; 상기 TC 입력단의 출력 전압을 샘플링 및 홀드 하는 제1 샘플0026#홀드 회로; 상기 TI 출력단의 출력 전압을 샘플링 및 홀드 하는 제2 샘플0026#홀드 회로; 상기 제1 샘플0026#홀드 회로의 출력 전압을 상기 TC 입력단으로 피드백하는 제1 직류 서보 루프(DC servo loop, DSL); 및 상기 제2 샘플0026#홀드 회로의 출력 전압을 상기 TC 입력단으로 피드백하는 제2 직류 서보 루프 를 포함하는,생체 신호 증폭 회로
|
| 2 |
2
제1항에 있어서,상기 증폭 회로는동작 모드에 대응하는 동작점에 기초하여 재구성되는 복수의 스위칭 회로들을 포함하고,상기 생체 신호 증폭 회로는상기 동작 모드에 대응하는 적어도 하나의 바이어스 전압을 선택하는 선택회로를 더 포함하는, 생체 신호 증폭 회로
|
| 3 |
3
제2항에 있어서,상기 복수의 스위칭 회로들 각각은 소스와 드레인을 공유하는 복수의 트랜지스터들을 포함하고, 제1 동작점에서 상기 복수의 트랜지스터들은 동일한 게이트 신호를 입력 받고, 제2 동작점에서 상기 복수의 트랜지스터들 중 적어도 일부는 해당 트랜지스터를 오프(OFF)시키는 게이트 신호를 입력 받는, 생체 신호 증폭 회로
|
| 4 |
4
제1항에 있어서,상기 증폭 회로는택일적으로 온-오프되는 복수의 트랜지스터들을 포함하는 적어도 하나의 스위칭 회로를 포함하는, 생체 신호 증폭 회로
|
| 5 |
5
제4항에 있어서,상기 적어도 하나의 스위칭 회로는소스와 드레인을 공유하는 두 개의 트랜지스터들을 포함하고, 제1 타이밍에서, 제1 트랜지스터의 게이트는 게이트 신호를 수신하고 제2 트랜지스터는 오프 되며, 제2 타이밍에서, 상기 제1 트랜지스터는 오프 되고 상기 제2 트랜지스터의 게이트는 상기 게이트 신호를 수신하는, 생체 신호 증폭 회로
|
| 6 |
6
제1항에 있어서,상기 증폭 회로는 상기 제어 신호의 주기의 미리 정해진 배수의 주기를 가지는 인에이블 신호를 수신하고, 상기 인에이블 신호가 상기 동작 상태에 대응하는 논리값인 경우 상기 증폭 회로는 입력 신호를 증폭하기 위한 바이어스 전압을 수신하는, 생체 신호 증폭 회로
|
| 7 |
7
제1항에 있어서,상기 샘플링 회로는 직류 서보 루프(direct current servo loop, DSL) 회로의 입력단에 배치되는, 생체 신호 증폭 회로
|
| 8 |
8
제1항에 있어서,상기 샘플링 회로는 부트스트랩(bootstrap) 회로의 입력단에 배치되는, 생체 신호 증폭 회로
|
| 9 |
9
삭제
|
| 10 |
10
제2항에 있어서,상기 복수의 스위칭 회로들은 상기 동작점에 기초하여 폭과 길이가 재구성되는, 생체 신호 증폭 회로
|
| 11 |
11
삭제
|
| 12 |
12
제2항에 있어서,상기 동작 모드는 저전력 모드 및 고품질 모드를 포함하는, 생체 신호 증폭 회로
|
| 13 |
13
생체 신호를 증폭하는 생체 신호 증폭 회로에 있어서,복수의 트랜지스터들을 포함하는 적어도 하나의 스위칭 회로; 및상기 복수의 트랜지스터들이 택일적으로 온-오프되도록 상기 적어도 하나의 스위칭 회로를 제어하는 제어부를 포함하고, 입력 신호를 고주파로 변조하는 변조부; 및 상기 고주파로 변조된 신호를 복조하는 복조부를 더 포함하고,상기 변조부에 포함된 초퍼 및 상기 복조부에 포함된 초퍼를 운영하는 제1 클럭(clock)의 일 에지(edge)와 상기 스위칭 회로를 운영하는 제2 클럭의 일 에지가 주기적으로 일치되도록 동기화되며,상기 제어부는 상기 제1 클럭과 동기화된 상기 제2 클럭에 기초하여, 상기 트랜지스터들이 입력 받는 게이트 신호들을 제어하고,상기 복조부는 상기 제1 클럭과 동기화된 상기 제2 클럭에 따라 상기 게이트 신호들을 입력 받는 상기 트랜지스터들을 이용하여 상기 변조된 신호를 복조하는, 생체 신호 증폭 회로
|
| 14 |
14
제13항에 있어서,상기 적어도 하나의 스위칭 회로는소스와 드레인을 공유하는 두 개의 트랜지스터들을 포함하고, 제1 타이밍에서, 제1 트랜지스터의 게이트는 게이트 신호를 수신하고 제2 트랜지스터는 오프 되며, 제2 타이밍에서, 상기 제1 트랜지스터는 오프 되고 상기 제2 트랜지스터의 게이트는 상기 게이트 신호를 수신하는, 생체 신호 증폭 회로
|
| 15 |
15
제13항에 있어서,상기 적어도 하나의 스위칭 회로는 상기 생체 신호 증폭 회로의 입력단에 배치되는, 생체 신호 증폭 회로
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
