| 1 |
1
하나의 송신기(110)에 두개의 원천입력(VX1, VX2)를 공급하고 출력된 두개의 신호(VTx1, VTx2)를 2개의 전송선(120,120')을 통하여 전송하고, 하나의 수신기(130)가 상기 두개의 신호(VTx1, VTx2)를 수신하도록 제어하되, 상기 송신기의 입력되는 두개의 신호(VX1, VX2)레벨이 서로 다른 경우에 상기 송신기(110)에서는 출력되는 두개의 신호(VTx1, VTx2)가 Vd1의 전압차를 갖는 차동신호를 출력하도록 하며, 상기 두개의 신호(VX1, VX2)레벨이 서로 같은 경우에 상기 송신기(110)에서는 상기 두개의 신호(VTx1, VTx2)가 Vd2의 전압차를 갖는 차동신호를 출력하도록 제어하는 저전압 차동 신호 전송 회로
|
| 2 |
2
(정정)제 1항에 있어서, 상기 송신기(110)는 제 1 차동 NMOS 트랜지스터(112,112')중 하나의 차동 NMOS 트랜지스터(112)의 게이트측으로 전압신호 VX1을 입력받고, 제 2 차동 NMOS 트랜지스터(114,114')중 하나의 차동 NMOS 트랜지스터(114')의 게이트로 다른 전압신호 VX2을 입력받으며, 나머지 두개의 차동 NMOS 트랜지스터(112',114)의 게이트로는 또 다른 전압신호 Vref_Tx를 입력받도록 구성되며, 상기 제 1 차동 NMOS 트랜지스터(112,112')와 제 2 차동 NMOS 트랜지스터(114,114')를 구성하는 네 개의 차동 NMOS 트랜지스터들중 연접한 두개의 차동 NMOS 트랜지스터들(112 및 114)의 출력 전압 경로를 교차시켜 상기 두개의 NMOS 트랜지스터들(112,114)의 드레인측으로 하나의 출력전압(VTx1)을 출력하도록 구성되며, 다른 두개의 트랜지스터들(112'114')의 드레인측으로 또 다른 하나의 출력전압(VTx2)을 출력하도록 구성되고, 상기 제 1 차동NMOS 트랜지스터(112, 112')의 소오스 측은 9mA로 설정된 전류의 합 iT중 (7/9)·iT의 전류를 출력하도록 구성되며, 제 2 차동NMOS 트랜지스터(114, 114')의 소오스 측은 9mA로 설정된 전류의 합 iT중 (2/9)·iT의 전류를 출력하도록 구성되는 것을 특징으로 하는 저전압 차동 신호 전송 회로
|
| 3 |
3
(정정)제 1 항 또는 제 2항에 있어서, 상기 송신기(110)의 드레인측 출력 전압 경로가 교차되는 두개의 차동 NMOS 트랜지스터들(112',114)의 게이트측으로 입력되는 입력 전압 Vref_Tx은 (4/5)VDD로 설정되며, 상기 제 1 차동 NMOS 트랜지스터(112,112')와 상기 제 2 차동 NMOS 트랜지스터(114,114')의 드레인측에 접속되는 저항 RT1 과 RT2 는 50Ω으로 설정되고, 상기 제 1 차동 NMOS 트랜지스터(112,112') 및 제 2 차동 NMOS 트랜지스터(114,114')의 소오스측에서 출력되는 전류의 합 iT 는 9mA로 설정되는 것을 특징으로 하는 저전압 차동 신호 전송 회로
|
| 4 |
4
제 1항에 있어서, 상기 수신기(130)는 상기 송신기(110)에서 출력된 송신기 출력 전압 VTx1, VTx2가 각각 입력되도록 형성된 제 1 전압차 비교기(DM1) 및 제 2 전압차 비교기(DM2) 및 감지 증폭기 기반의 제 1 D-플립플롭(137); 상기 제 1 전압차 비교기(DM1) 및 제 2 전압차 비교기(DM2)의 출력단에 접속된 감지 증폭기 기반의 제 2 D-플립플롭(135) 및 제 3 D-플립플롭(136); 및 상기 제 1 D-플립플롭(137)의 출력신호가 "하이"신호로 입력되도록 형성되고, 상기 제 2 및 제 3 D-플립플롭(135,136)의 출력신호를 배타적 OR 게이트(XOR)를 통하여 상기 송신기 입력 신호가 공통모드일 때와 차동모드일 때를 구분하는 기준신호로 입력되며, 상기 제 2 D-플립플롭(135)의 출력신호가 "로우"신호로 입력되도록 형성된 2입력 1출력의 제 1 다중화기(138) 및 제 2 다중화기(139)로 형성되는 것을 특징으로 하는 저전압 차동 신호 전송 회로
|
| 5 |
4
제 1항에 있어서, 상기 수신기(130)는 상기 송신기(110)에서 출력된 송신기 출력 전압 VTx1, VTx2가 각각 입력되도록 형성된 제 1 전압차 비교기(DM1) 및 제 2 전압차 비교기(DM2) 및 감지 증폭기 기반의 제 1 D-플립플롭(137); 상기 제 1 전압차 비교기(DM1) 및 제 2 전압차 비교기(DM2)의 출력단에 접속된 감지 증폭기 기반의 제 2 D-플립플롭(135) 및 제 3 D-플립플롭(136); 및 상기 제 1 D-플립플롭(137)의 출력신호가 "하이"신호로 입력되도록 형성되고, 상기 제 2 및 제 3 D-플립플롭(135,136)의 출력신호를 배타적 OR 게이트(XOR)를 통하여 상기 송신기 입력 신호가 공통모드일 때와 차동모드일 때를 구분하는 기준신호로 입력되며, 상기 제 2 D-플립플롭(135)의 출력신호가 "로우"신호로 입력되도록 형성된 2입력 1출력의 제 1 다중화기(138) 및 제 2 다중화기(139)로 형성되는 것을 특징으로 하는 저전압 차동 신호 전송 회로
|
