| 1 |
1
실리콘기판(12) 위로 절연층(11)과 실리콘층(10)이 순차적으로 적층되어 이루어진 SOI기판의 실리콘층(10)을 식각하여 액티브영역(10a)을 형성하는 제1단계;
상기 액티브영역(10a)의 중앙 채널부에 마스크(20)를 형성하고, 상기 액티브영역(10a)에 불순물 이온을 주입하는 제2단계;
상기 SOI기판의 상부 전면에 실리콘산화막(30)을 형성하는 제3단계;
상기 액티브영역(10a)의 채널 부분의 실리콘산화막(30)을 마스크로 이용하여 채널부분을 식각하여 실리사이드 트랜치(31)를 형성하는 제4단계;
상기 SOI기판의 윗면 전체에 금속막(40)을 증착하여 실리사이드화하는 제5단계;
상기 실리콘산화막(30) 및 실리콘사이드화되지 않은 상기 금속막(40)을 제거하여 직렬의 실리사이드 양자점(41)을 형성하는 제6단계;
상기 SOI기판의 상부 전면에 걸쳐 게이트 산화막(50a,50b)을 증착하는 제7단계;
상기 액티브 영역(10a)의 양단에 형성된 소스(13) 및 드레인(14)의 상부에 위치한 게이트 산화막을 식각하여 각각 콘택홀을 형성하고, 상기 각 콘택홀이 매립되도록 금속막을 증착하여 소스패드 및 드레인패드를 형성하는 제8단계; 및
상기 실리사이드 트랜치(31) 상부에 레지스트패턴을 형성하여 게이트를 형성하는 제9단계;를 포함하여 이루어진 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 2 |
2
제 1 항에 있어서,
상기 실리콘층(10)은 두께가 50㎚인 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 3 |
3
제 1 항에 있어서,
상기 제 1 단계에서,
상기 양자점(41)이 형성될 상기 액티브영역(10a)의 길이는 0초과~100㎚미만이고, 폭은 0초과~15㎚미만인 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 4 |
4
제 3 항에 있어서,
상기 제 1 단계에서,
상기 액티브영역(10a)은 포토리소그래피, 전자빔 리소그래피, 또는 반응성 이온식각 방법으로 형성하는 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 5 |
5
제 1항에 있어서,
상기 실리콘산화막(30)은 두께 10~20㎚인 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 6 |
6
제 1 항에 있어서,
상기 제3단계에서,
상기 실리콘 산화막(30)을 형성하기 위해, 상기 액티브영역(10a)이 열산화 공정에 의해 두께가 40~45㎚이고 폭이 0초과~10㎚으로 축소되는 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 7 |
7
제 1 항에 있어서,
상기 제4단계는 반응성 이온식각 방식으로 상기 액티브영역(10a)의 채널 부분을 두께 10~20㎚ 되도록 반응성 이온식각하는 것을 특징으로 하는 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 8 |
8
제 1 항에 있어서,
상기 금속막(40)은 Co, Er, Ti 또는 Ni인 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 9 |
9
제 8 항에 있어서,
상기 금속막(40)은 두께 0
|
| 10 |
10
제 1 항에 있어서,
상기 제6단계는 BOE를 이용하여 실리콘 산화막(30)을 제거하고, 황산과 과산화수소 혼합용액을 이용하여 실리사이드화되지 않은 금속막(40)을 제거하는 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 11 |
11
제 1 항에 있어서,
상기 실리사이드 양자점(41)은 직경 2~10㎚ 크기로 10~50개가 형성되는 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 12 |
12
제 1 항에 있어서, 상기 제7단계에서
상기 게이트 산화막(50a)은 두께 30~50㎚로 화학기상 증착에 의해 형성된 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 13 |
13
제 1 항에 있어서,
상기 제7단계에서
상기 게이트 산화막(50b)의 두께는 실리사이드 트랜치(31) 부분에서는 30~50㎚이고, 나머지 부분에서의 두께는 100~300nm이고, 화학기상 증착에 의해 형성된 게이트 산화막(50b)인 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 14 |
14
제 1 항에 있어서, 상기 제9단계에서
상기 게이트는 컨트롤 게이트(62) 또는 'T'형 게이트(63)인 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 15 |
15
제 14 항에 있어서,
상기 게이트는 두께 100㎚ ~ 500㎚인 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 16 |
16
실리콘기판(12) 위로 절연층(11)과 실리콘층(10)이 순차적으로 적층되어 이루어진 SOI기판의 실리콘층(10)을 식각하여 액티브영역(10a)을 형성하는 제1단계;
상기 액티브영역(10a)의 중앙 채널부에 마스크(20)를 형성하고, 상기 액티브영역(10a)에 불순물 이온을 주입하는 제2단계;
상기 SOI기판의 상부 전면에 실리콘산화막(30)을 형성하는 제3단계;
상기 액티브영역(10a)의 채널 부분의 실리콘산화막(30)을 마스크로 이용하여 채널부분을 식각하여 실리사이드 트랜치(31)를 형성하는 제4단계;
상기 SOI기판의 윗면 전체에 금속막(40)을 증착하여 실리사이드화하는 제5단계;
상기 실리콘산화막(30) 및 실리콘사이드화되지 않은 상기 금속막(40)을 제거하여 직렬의 실리사이드 양자점(41)을 형성하는 제6단계;
상기 SOI기판의 상부 전면에 걸쳐 보호막(70)을 형성하는 제7단계;
상기 액티브 영역(10a)의 양단에 형성된 소스(13) 및 드레인(14)의 상부에 위치한 보호막(70)을 식각하여 각각 콘택홀을 형성하고, 상기 각 콘택홀이 매립되도록 금속막을 증착하여 소스패드 및 드레인패드를 형성하는 제8단계; 및
상기 SOI기판의 저면에 금속막을 증착하여 바텀게이트(64)를 형성하는 제9단계;를 포함하여 이루어진 것을 특징으로 하는 상온동작 단전자 소자의 제조방법
|
| 17 |
17
제 1 항 내지 제 16 항중 어느 한항에 의한 제조방법으로 제조된 것을 특징으로 하는 상온동작 단전자 소자
|
