맞춤기술찾기

이전대상기술

다중치 단전자 논리회로

  • 기술번호 : KST2015185018
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 복수개의 단전자 트랜지스터(SET)와 전계효과 트랜지스터(FET)로 구성된 회로로, 소자의 구동능력이 향상되고 다중치(Multiple valued) 처리가 가능한 회로에 관한 것이다. 더욱 상세하게는 전계효과 트랜지스터의 증폭특성을 이용하여, 복수개의 단전자 트랜지스터를 병렬 또는 직렬연결하여 고집적 및 고속의 장점을 지닌 논리회로에 관한 것이다. 본 발명의 구체적 수단으로서 다중치 단전자 논리회로는 하나의 양자점이 형성되어 있고, 양자점의 에너지 준위를 조절하는 제어게이트(Gc) 및 쿨롱진동 위상을 제어하기 위한 측면게이트(Gs)가 형성되어 있는 단전자 트랜지스터(10); 및 단전자 트랜지스터(10)의 드레인(D)과 연결되어 있는 전계효과 트랜지스터(50);로 구성되고, 단전자 트랜지스터(10,10')는 복수개인 것을 특징으로 한다. 이러한 논리소자는 복수개의 단전자 트랜지스터(10,10')에 형성되어 있는 측면게이트(Gs,Gs')에 소정의 전압을 인가하여 쿨롱진동의 위상을 변화시킴으로써 하나의 회로구성으로 AND 또는 NOR 및 OR 또는 NAND의 연산이 가능하다는 장점이 있다. 단전자 트랜지스터, 단전자 로직 게이트, 다중치 로직, SETMOS
Int. CL H03K 19/20 (2006.01)
CPC H03K 19/0002(2013.01) H03K 19/0002(2013.01)
출원번호/일자 1020070099697 (2007.10.04)
출원인 충북대학교 산학협력단
등록번호/일자 10-0964141-0000 (2010.06.09)
공개번호/일자 10-2009-0034478 (2009.04.08) 문서열기
공고번호/일자 (20100616) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.05.13)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 충북대학교 산학협력단 대한민국 충청북도 청주시 서원구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최중범 대한민국 충청북도 청주시 흥덕구
2 신 승 준 대한민국 강원 평창군

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김문종 대한민국 서울특별시 강남구 삼성로**길*, *층(대치동 삼성빌딩)(특허법인 아이퍼스)
2 손은진 대한민국 서울특별시 강남구 삼성로**길*, *층(대치동 삼성빌딩)(특허법인 아이퍼스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 충북대학교 산학협력단 대한민국 충청북도 청주시 서원구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.10.04 수리 (Accepted) 1-1-2007-0712820-12
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2007.11.28 수리 (Accepted) 4-1-2007-5179320-78
3 [출원인변경]권리관계변경신고서
[Change of Applicant] Report on Change of Proprietary Status
2008.02.01 수리 (Accepted) 1-1-2008-0084416-16
4 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2008.05.13 수리 (Accepted) 1-1-2008-0337967-18
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2008.05.13 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0337913-53
6 선행기술조사의뢰서
Request for Prior Art Search
2009.01.12 수리 (Accepted) 9-1-9999-9999999-89
7 선행기술조사보고서
Report of Prior Art Search
2009.02.16 수리 (Accepted) 9-1-2009-0008197-28
8 의견제출통지서
Notification of reason for refusal
2010.02.22 발송처리완료 (Completion of Transmission) 9-5-2010-0072202-11
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.04.01 수리 (Accepted) 1-1-2010-0208706-75
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2010.04.01 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0208705-29
11 등록결정서
Decision to grant
2010.05.14 발송처리완료 (Completion of Transmission) 9-5-2010-0203046-24
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.08.28 수리 (Accepted) 4-1-2014-5103343-45
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.06.17 수리 (Accepted) 4-1-2015-5081402-70
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.05.15 수리 (Accepted) 4-1-2018-5086612-26
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.07.06 수리 (Accepted) 4-1-2020-5149268-82
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
하나의 양자점이 형성되어 있고, 상기 양자점의 에너지 준위를 조절하는 제어게이트(Gc) 및 쿨롱진동 위상을 제어하기 위한 측면게이트(Gs)가 형성되어 있는 단전자 트랜지스터(10); 상기 단전자 트랜지스터(10)의 드레인(D)과 연결되어 있는 전계효과 트랜지스터(50); 상기 단전자 트랜지스터(10)의 드레인(D) 및 상기 전계효과 트랜지스터(50)의 게이트(Gf)에 일정한 전류를 인가하는 제1정전류원(100); 및 상기 전계효과 트랜지스터(50)의 드레인(Df)으로 일정한 전류를 인가하는 제2정전류원(101);으로 구성되고, 그리고 상기 단전자 트랜지스터(10)는 복수개인 것을 특징으로 하는 다중치 단전자 논리회로
2 2
제 1항에 있어서, 상기 복수개의 단전자 트랜지스터(10,10')는, 어느 하나의 단전자 트랜지스터(10)의 소오스(S)와 또 다른 하나의 단전자 트랜지스터(10')의 드레인(D')을 연결하는 방식으로 직렬연결된 것을 특징으로 하는 다중치 단전자 논리회로
3 3
제 1항에 있어서, 상기 복수개의 단전자 트랜지스터(10,10')는, 상기 복수개의 단전자 트랜지스터(10,10') 드레인(D,D') 간을 연결하고, 소오스(S,S') 간을 연결하는 방식으로 병렬연결된 것을 특징으로 하는 다중치 단전자 논리회로
4 4
삭제
5 5
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 복수개의 단전자 트랜지스터(10,10')의 쿨롱진동 위상을 180°조정하기 위한 소정의 전압(Vg,Vg')을 상기 복수개의 단전자 트랜지스터(10,10') 각각의 측면게이트(Gs,Gs')에 인가하는 전압원이 더 포함되는 것을 특징으로 하는 다중치 단전자 논리회로
6 6
삭제
7 7
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.