| 1 |
1
실리콘 기판(12) 상에 절연층(11)과 실리콘층(10)이 순차적으로 적층되어 이루어진 SOI기판의 상기 실리콘층(10)을 식각하여 액티브 영역(10a)을 형성하는 제1단계;
상기 액티브 영역(10a)의 중앙 채널부에 마스크(20)를 형성하고, 상기 액티브 영역(10a)의 일부에 불순물 이온을 주입하여 소오스 영역과 드레인 영역을 형성하는 제2단계;
상기 SOI기판의 상부 전면에 실리콘산화막(30)을 형성하는 제3단계;
상기 액티브 영역(10a)의 채널 부분을 식각하여 실리사이드 트랜치(31)를 형성하는 제4단계;
상기 SOI기판의 상면 전체에 산화막(40)을 성막하는 제5단계;
상기 산화막(40)의 상면 전체에 금속막(42)을 성막하는 제6단계;
상기 금속막(42)의 일부를 열처리하여 실리사이드를 형성하고, 상기 실리콘산화막(30)과 실리사이드화되지 않은 상기 금속막(42)을 제거하여 직렬의 실리사이드 양자점(41)을 형성하는 제7단계;
상기 SOI기판의 상부 전면에 게이트 산화막(50a, 50b)을 성막하는 제8단계;
상기 액티브 영역(10a)의 양단에 형성된 소오스(13)와 드레인(14)의 상부에 위치한 상기 게이트 산화막(50a, 50b)의 일부를 식각하여 각각 콘택홀을 형성하고, 상기 콘택홀이 매립되도록 전극을 위한 금속막을 성막하여 소오스패드(60)와 드레인패드(61)를 형성하는 제9단계; 및
상기 실리사이드 트랜치(31) 상부에 레지스트패턴을 형성하여 게이트를 형성하는 제10단계;를 포함하는 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 2 |
2
제 1 항에 있어서,
상기 액티브 영역(10a)의 길이는 1~100nm이고, 폭은 10~15nm인 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 3 |
3
제 1 항에 있어서,
상기 액티브 영역(10a)은 포토리소그래피, 전자빔리소그래피 또는 반응성 이온식각 방법에 의하여 형성되는 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 4 |
4
제 1 항에 있어서,
상기 실리콘산화막(30)은 두께가 2~10nm인 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 5 |
5
제 1 항에 있어서,
상기 제3단계에서의 상기 실리콘층(10)의 두께는 40~45nm이고, 폭은 6~10nm인 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 6 |
6
제 1 항에 있어서,
상기 제4단계는 상기 액티브 영역(10a)의 채널부분의 두께가 2~10nm가 되도록 반응성 이온 식각에 의하는 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 7 |
7
제 1 항에 있어서,
상기 제5단계의 상기 산화막(40)은 과산화수소수 또는 공기중에 방치하는 방식으로 형성되는 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 8 |
8
제 1 항에 있어서,
상기 제6단계의 상기 금속막(42)은 코발트인 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 9 |
9
제 1 항에 있어서,
상기 제6단계의 상기 금속막(42)은 두께가 0
|
| 10 |
10
제 1 항에 있어서,
상기 제7단계는 전자빔 리소그래피 방식을 이용하여 열처리함으로써 상기 실리사이드 양자점(41)을 형성하는 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 11 |
11
제 1 항에 있어서,
상기 제7단계의 상기 실리콘산화막(30)은 BOE에 의하여 제거되고, 상기 실리사이드화되지 않은 상기 금속막(42)은 황산과 과산화수소의 혼합용액에 의하여 제거되는 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 12 |
12
제 1 항에 있어서,
상기 제7단계의 상기 실리사이드 양자점(41)은 직경이 2~10nm로 1~50개 형성된 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 13 |
13
제 1 항에 있어서,
상기 8단계의 상기 게이트 산화막의 두께는 30~50nm로 화학기상 증착법에 의하여 형성된 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 14 |
14
제 1 항에 있어서,
상기 제 8단계에서 상기 게이트 산화막의 두께는 100~300nm이고, 상기 실리사이드 트랜치(31) 상의 상기 게이트 산화막의 두께는 30~50nm로 화학기상 증착법에 의하여 형성되는 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 15 |
15
제 1 항에 있어서,
상기 게이트는 컨트롤 게이트(62) 또는 'T'형 게이트(63)인 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 16 |
16
제 1 항에 있어서,
상기 게이트의 두께는 100~500nm인 것을 특징으로 하는 상온동작 단전자 나노소자의 제작방법
|
| 17 |
17
삭제
|
