| 1 |
1
본 출원된 다중 양자비트 로직게이트에 있어서,
SOI기판의 위층실리콘층에 대하여 소오스와 드레인을 연결하는 전도채널 중앙부분에 수직방향으로, 수십 나노미터 이격거리에 측면게이트1, 측면게이트2 및 측면게이트3과 측면게이트4가 동일 위층 실리콘평면상에 위치하고, 이후 형성되어진 게이트 산화막 위로 통상적인 제어게이트가 위치하는 구조를 특징으로 하는 다중 양자비트 양자전산 로직게이트,
|
| 2 |
2
본 출원의 다중 양자비트 로직게이트 제작방식에 있어서,
수 내지 수십 나노미터 폭 및 길이의 전도채널로 연결된 소오스와 드레인 및 다중 측면게이트를 위층 실리콘에 전자빔 리소그래피를 이용한 극미세 패턴을 이용하여 한정하는 단계:
이후, 전자빔 리소그래피를 이용한 극미세 패턴을 식각하여 위층 실리콘에 액티브 영역 및 측면게이트를 형성하는 단계:
이후, 기판 전면에 게이트 산화막을 형성하는 단계:
이후, 기판 전면에 제어 게이트로 사용될 물질을 적층하는것을 특징으로 하는 다중 양자비트 양자전산 로직게이트
|
| 3 |
3
측면게이트1과 측면게이트4의 기능과 역할에 있어,
측면게이트1과 4에 음의 전압을 인가, 전도채널에 양자점을 형성함과 동시에, 이중 양자점과 소스 및 드레인과의 접합 부분에서의 명확한 터널장벽 형성 및 독립된 포텐샬 인가로 인한 동일 크기의 2개 양자점의 구현이 가능함을 특징으로 하는 다중 양자비트 양자전산 로직게이트
|
| 4 |
4
측면게이트2의 기능과 역할에 있어, 음의 전압을 인가함으로써 양자점1과 양자점2간의 커플링 상수의 조절이 가능함을 특징으로 하는 다중 양자비트 양자전산 로직게이트
|
| 5 |
5
측면게이트4의 기능 및 역할에 부가하여,
외부자기장 변화에 따른 이중 양자점내 2개전자 스핀 exchange J의 변화를 이중양자점내 2개전자 파동함수의 반대칭 특성상, even 및 odd간 극미세 전하분포 차이를 유발하는데, 이를 측면게이트4와 이중양자점간 급격한 전압변화를 RF-SET 또는 QPC를 써서 감지하는 것을 특징으로 하는 다중 양자비트 로직 게이트
|
| 6 |
6
다중 양자비트 양자전산 로직게이트의 핵심 작동방식에 있어서,
외부자기장 BEX를 천이자기장 BT에 고정시킨 후, 진동수 f의 국소자기장펄스를 양자점에 수직으로 가해주거나 혹은 측면게이트2에 전기장펄스를 가해주어 이중양자점내 2개 전자의 스핀 뒤얽힘 상태가 스핀 singlet에서 triplet 또는 역방향의 천이를 발생 시키는 것을 특징으로 하는 다중 양자비트 양자전산 로직게이트
|
| 7 |
7
청구항 2에서 소자구조의 전체적인 구조는 유지하되 측면게이트들의 개수를 늘리거나 혹은 배치를 달리하여 다중 양자비트까지 확장 가능케 하는 다중 양자비트 양자전산 로직게이트
|
| 8 |
8
측면게이트1과 2, 3, 4는 각각 독립적으로 조절이 가능함을 특징으로 하는 다중 양자비트 양자전산 로직게이트
|
