| 1 |
1
다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,각 PUF 셀은,동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 부정합 부하 저항 소자부;상기 2개의 부정합 부하 저항의 저항 값을 비교하기 위하여, 상기 2개의 부정합 부하 저항과 연결되는 제1 스위치 및 제2스위치를 포함하는 비교부; 상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및상기 비교부에서 검출되는 2개의 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,상기 2개의 검출 값 중에서 제1 검출 값은 상기 제1저항과 상기 제1 스위치 사이의 노드(이하, '제1노드'라 함)에서 검출되는 신호이고, 제2 검출 값은 상기 제2저항과 제2 스위치 사이의 노드(이하, '제2노드'라 함)에서 검출되는 신호이며,상기 비교부는 상기 제1저항과 상기 제2저항의 저항 값의 크기를 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2 스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1 스위치 및 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있고,상기 제1스위치 및 제2스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 상기 제1 MOSFET의 게이트는 상기 제2노드에 연결되어 있고, 상기 제2 MOSFET의 게이트는 상기 제1노드에 연결되어 있으며, 상기 제1 MOSFET이 턴 온(Turn on)되고, 상기 제2 MOSFET이 턴 오프(Turn off)되는 경우, 상기 제1 검출값은 0이 되고, 상기 제2 검출값은 1이 되며,상기 제1 MOSFET이 턴 오프되고, 상기 제2 MOSFET이 턴 온 되는 경우, 상기 제1 검출값은 1이 되고, 상기 제2 검출값은 0이 되는 것임을 특징으로 하는 물리적 복제 불가 함수 시스템
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 제3 스위치 및 제4 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며,이때, 상기 제3 MOSFET의 게이트에는 제1 트리거 신호가 입력되고, 상기 제4 MOSFET의 게이트에는 제2 트리거 신호가 입력되는 것을 특징으로 하는 물리적 복제 불가 함수 시스템
|
| 4 |
4
다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,각 PUF 셀은,동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 부정합 부하 저항 소자부;일측이 상기 제1저항과 연결되고 타측이 접지와 연결되는 제3저항 및 일측이 상기 제2저항과 연결되고 타측이 접지와 연결되는 제4저항을 포함하는 정밀 부하 저항 소자부;상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부;상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고, 상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있는 것을 특징으로 하는 물리적 복제 불가 함수 시스템
|
| 5 |
5
다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,각 PUF 셀은,일측이 전원과 연결되어 있는 제1저항 및 제2저항을 포함하는 정밀 부하 저항 소자부;동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 2개의 부정합 부하 저항인 제3저항과 제4저항으로 이루어지며, 상기 제3저항의 일측은 상기 제1저항의 타측과 연결되고 상기 제3저항의 타측은 접지와 연결되며, 상기 제4저항의 일측은 상기 제2저항의 타측과 연결되고 상기 제4저항의 타측은 접지와 연결되어 있는 부정합 부하 저항 소자부;상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부;상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고, 상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있는 것을 특징으로 하는 물리적 복제 불가 함수 시스템
|
| 6 |
6
다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,각 PUF 셀은,동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 제1 부정합 부하 저항 소자부;동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제3저항과 제4저항으로 이루어지며, 상기 제3저항의 일측은 상기 제1저항의 타측과 연결되고 상기 제3저항의 타측은 접지와 연결되며, 상기 제4저항의 일측은 상기 제2저항의 타측과 연결되고 상기 제4저항의 타측은 접지와 연결되어 있는 제2 부정합 부하 저항 소자부;상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부;상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고, 상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있는 것을 특징으로 하는 물리적 복제 불가 함수 시스템
|
| 7 |
7
제4항 내지 제6항 중 어느 한 항에 있어서,상기 제1스위치 및 제2스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 상기 제1 MOSFET의 게이트는 상기 제4노드에 연결되어 있고, 상기 제2 MOSFET의 게이트는 상기 제3노드에 연결되어 있으며, 상기 제1 MOSFET이 턴 온(Turn on)되고, 상기 제2 MOSFET이 턴 오프(Turn off)되는 경우, 상기 제3 검출값은 0이 되고, 상기 제4 검출값은 1이 되며,상기 제1 MOSFET이 턴 오프되고, 상기 제2 MOSFET이 턴 온 되는 경우, 상기 제3 검출값은 1이 되고, 상기 제4 검출값은 0이 되는 것임을 특징으로 하는 물리적 복제 불가 함수 시스템
|
| 8 |
8
제7항에 있어서,상기 제3 스위치 및 제4 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며,이때, 상기 제3 MOSFET의 게이트에는 제1 트리거 신호가 입력되고, 상기 제4 MOSFET의 게이트에는 제2 트리거 신호가 입력되는 것을 특징으로 하는 물리적 복제 불가 함수 시스템
|
