| 1 |
1
제1산화막(10) 위에 반도체층(11)을 형성하고, 상기 반도체층(11) 위로 제2산화막(12)을 형성하여 기판을 형성하는 제1단계;
상기 제2산화막(12) 위에 나노선 마스크 패턴을 형성하고, 상기 반도체층(11) 및 제2산화막(12)을 식각하여 나노선구조물(10a)을 형성하는 제2단계;
상기 제1산화막(10) 위로 폴리실리콘층(20) 및 제3산화막(30)을 차례로 증착하는 제3단계;
상기 제3산화막(30) 위에 상기 나노선 구조물(10a)과 수직으로 레지스트 패턴을 형성하고, 상기 반도체층(11)이 드러날때까지 식각하여 채널(10b)과 함께 트랜치(40)를 형성하는 제4단계;
상기 트랜치(40)의 양측면에 질화막(50)을 형성하는 제5단계;
상기 채널(10b)의 표면에 게이트 산화막(60)을 형성하면서 양자점을 동시에 형성하는 제6단계; 및
상기 트랜치(40)에 폴리실리콘을 충진하여 게이트(70)를 형성하는 제7단계;를 포함하여 이루어진 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 2 |
2
제 1 항에 있어서,
상기 제2산화막(12)은 열산화 공정 또는 기상 증착 방법으로 형성된 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 3 |
3
제 1 항에 있어서,
상기 나노선 구조물(10a)은 포토 리소그래피 또는 전자빔 리소그래피 방식으로 형성된 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 4 |
4
제 1 항에 있어서,
상기 나노선 구조물(10a)은 4~8㎚의 폭을 갖는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 5 |
5
제 1 항에 있어서,
상기 폴리실리콘층(20)은 농도 1X1012/㎠ 의 불순물인 P, As, 또는 B를 포함하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 6 |
6
제 5 항에 있어서,
상기 폴리실리콘층(20)은 상기 나노선 구조물(10a)의 높이보다 두껍게 형성된 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 7 |
7
제 1 항에 있어서,
상기 제4단계는 상기 반도체층(11)의 표면을 더 식각하여 트랜치(40) 형성과 동시에 채널(10b)를 함께 형성하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 8 |
8
제 7 항에 있어서,
상기 트랜치(40)는 폭이 30 ~ 80㎚인 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 9 |
9
제 1 항에 있어서,
상기 제5단계는 제3산화막(30)의 표면에 일정 두께로 질화막(50)을 증착하고, 상기 트랜치(40)의 양측면만 남기고 나머지 부분을 식각하여 형성하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 10 |
10
제 9 항에 있어서,
제5단계는 상기 질화막(50)을 식각할 수 있는 시간보다 10%의 시간을 더 식각하여, 상기 반도체층(11)의 양측면에 질화막(50)을 완전하게 제거하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 11 |
11
제 10 항에 있어서,
상기 제5단계는 상기 질화막(50)이 상기 폴리실리콘층(20)의 높이보다 높게 형성된 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 12 |
12
제 11 항에 있어서,
상기 제5단계는 질화막(50) 사이의 간격을 4~8㎚로 형성하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 13 |
13
제 1 항에 있어서,
상기 제6단계는 열산화 공정을 통해 게이트 산화막(60)을 형성하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 14 |
14
제 13 항에 있어서,
상기 제6단계는 열산화 공정으로 발생된 열에너지에 의해 폴리실리콘층(20)의 불순물 이온이 농도차로 반도체층(11)의 양쪽으로 이동하여 소스(13) 및 드레인(14)을 형성하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 15 |
15
제 1 항에 있어서,
상기 제7단계는 1X1012/㎠ 농도를 갖는 인(P), 혹은 비소(As), 또는 붕소(B)를 포함하는 폴리실리콘으로 게이트(70)를 형성하는 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 16 |
16
제 1 항에 있어서,
상기 제조방법은 상기 제1산화막(10)의 하부에 금속막을 증착하여 게이트를 바텀형으로 제조가능한 것을 특징으로 하는 상온에서 동작하는 단전자 논리 소자의 제조방법
|
| 17 |
17
삭제
|
