| 1 |
1
실리콘 이중게이트구조 단전자 나노소자의 제조 방법에 있어서, 단전자 트랜지스터 형성을 위한 전도 영역을 갖는 반도체 기판 상에 소자의 활성영역을 한정하는 공정과, 상기 위층 실리콘의 활성영역 상에 게이트 산화막과 상기 게이트 산화막 위에 하층게이트들을 형성하는 공정과, 상기 하층게이트 위에 중간 산화막과 상기 중간 산화막 위에 상층게이트를 형성하는 공정으로 구성되어 있는 것을 특징으로 하는 실리콘 이중게이트구조 단전자 나노소자,
|
| 2 |
2
청구항 1에 있어서, 상기 기판은 실리콘 기판 내에 중간 산화막을 갖는 SOI 구조의 기판을 사용한 것을 특징으로 하는 실리콘 이중게이트구조 단전자 나노소자,
|
| 3 |
3
청구항 1에 있어서, 상기 전자 이동 경로 및 전극 부분의 위층실리콘을 제외한 나머지 위층실리콘을 제거하는 것을 특징으로 하는 실리콘 이중게이트구조 단전자 나노소자,
|
| 4 |
4
청구항 1에 있어서, 상기 상층게이트와 하층게이트는 모두 폴리실리콘으로 형성한 것을 특징으로 하는 실리콘 이중게이트구조 단전자 나노소자,
|
| 5 |
5
청구항 4에 있어서, 상기 하층게이트는 게이트 산화막을 사이에 두고 전자 이동 경로 바로 위에 위치하기 때문에 터널링장벽 및 양자점의 크기 조절이 용이한 것을 특징으로 하는 실리콘 이중게이트구조 단전자 나노소자,
|
| 6 |
6
청구항 5에 있어서, 상기 하층게이트의 수는 4개 이하로 3개 이하의 양자점을 형성하며, 상기 하층게이트는 모두 독립된 전극을 가지므로 각각 전압 변화가 가능한 것을 특징으로 하는 실리콘 이중게이트구조 단전자 나노소자
|
| 7 |
6
청구항 5에 있어서, 상기 하층게이트의 수는 4개 이하로 3개 이하의 양자점을 형성하며, 상기 하층게이트는 모두 독립된 전극을 가지므로 각각 전압 변화가 가능한 것을 특징으로 하는 실리콘 이중게이트구조 단전자 나노소자
|
