| 1 |
1
출력단의 종단저항(RT-R)양단에 흐르는 전류의 방향을 조절하는 제 1 입력신호(VX1)및 상기 종단저항(RT-R)양단에 흐르는 전류의 양의 변화시키는 제 2 입력신호(VX2)를 제어하여 두개의 차동 출력신호(VTX1, VTX2)를 생성하기 위한 송신기; 및 상기 송신기에서 출력된 상기 차동 출력 신호(VTX1, VTX2)의 전압차를 전송로를 통하여 입력받아 이를 연산하여 제 1 수신신호(VRX1)를 출력하고, 상기 송신기에서 출력된 상기 차동 출력 신호(VTX1, VTX2)의 전압차의 절대값과 입력되는 기준 전압들(Vref1, Vref2)의 전압차의 절대값을 비교하여 제 2 수신신호(VRX2)를 출력하기 위한 수신기로 구성되는 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송 회로
|
| 2 |
2
제 1 항에 있어서, 상기 송신기는 직렬 접속된 제 1 PMOS 트랜지스터(11)와 제 3 NMOS 트랜지스터(13)의 사이에서 상기 차동 출력 신호중 하나의 신호(VTX2)가 출력되고, 대칭되어 직렬 접속된 제 2 PMOS 트랜지스터(12)와 제 4 NMOS 트랜지스터(14)의 사이에서 상기 차동 출력 신호중 다른 하나의 신호(VTX1)가 출력되며, 상기 제 1 PMOS 트랜지스터(11)와 상기 제 2 PMOS 트랜지스터(12)는 소오스단이 서로 접속되고, 상기 제 3 NMOS 트랜지스터(13)와 상기 제 4 NMOS 트랜지스터(14)도 소오스단이 서로 접속되며, 상기 제 1 PMOS 트랜지스터(11)와 제 3 NMOS 트랜지스터(13)의 게이트단으로는 상기 제 1 입력신호(VX1)가 입력되며, 상기 제 2 PMOS 트랜지스터(12)와 제 4 NMOS 트랜지스터(14)의 게이트단으로는 상기 제 1 입력신호 VX1의 상보신호(VX1i)가 각각 입력되도록 구성된 스위칭부(10); 상기 스위칭부(10)의 제 1 PMOS 트랜지스터(11) 및 제 2 PMOS 트랜지스터(12)의 소오스단과 접속되며, 서로 대칭되며 소오스단으로 구동전압(VDD)이 인가되고, 게이트단으로는 전류원 바이어스 전압(VP)이 인가되며, 하나의 PMOS 트랜지스터(16)의 게이트 단으로는 상기 제 2 입력신호(VX2)를 받아 송신기에 인가되는 전류의 크기를 조절하기 위한 PMOS 전류원 스위칭부(20)가 접속되는 2개의 PMOS 트랜지스터(15,16); 상기 스위칭부(10)의 제 3 NMOS 트랜지스터(13) 및 제 4 NMOS 트랜지스터(14)의 소오스단과 접속되며, 서로 대칭되며 소오스단은 접지되고, 게이트단에는 전류원 바이어스 전압 Vn이 인가되며, 하나의 NMOS 트랜지스터(18)의 게이트 단으로는 상기 제 2 입력신호(VX2)를 받아 송신기에 인가되는 전류의 크기를 조절하기 위한 NMOS 전류원 스위칭부(30)가 접속되는 2개의 NMOS 트랜지스터(17,18)로 구성되는 것을 특징으로 하는 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송 회로
|
| 3 |
3
제 2 항에 있어서, 상기 PMOS 전류원 스위칭부(20) 및 NMOS 전류원 스위칭부(30)는 각각 전류원 바이어스 전압 VP, Vn을 스위칭전압 VX2i, VX2에 의하여 동작 하는 스위치(S1,S2)가 수동소자인 커패시터(CP,CPP)로 구성된 풀 업 다운 회로(21,31)에 스위칭 하도록 구성되며, 상기 풀 업 다운 회로(21,31)의 출력은 각각 PMOS트랜지스터(16) 및 NMOS트랜지스터(18)의 전류원 게이트 전압 Vgp와 Vgn을 조절하도록 구성되는 것을 특징으로 하는 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송 회로
|
| 4 |
4
제 1 항에 있어서, 상기 수신기는 상기 송신기에서 전송된 두개의 차동 출력신호(VTX1, VTX2)를 입력받기 위하여 출력 노드가 교차된 두 개의 차동트랜지스터 쌍으로 이루어진 제 1 전압차 비교기(DM1) 및 제 2 전압차 비교기(DM2); 상기 제 1 전압차 비교기(DM1) 및 제 2 전압차 비교기(DM2)의 출력단에 각각 형성되는 제 2 감지증폭기(52) 및 제 3 감지증폭기(53); 상기 송신기에서 전송된 두개의 차동 출력신호(VTX1, VTX2)를 입력받는 제 1 감지증폭기(51); 상기 제 1 감지증폭기(51)의 출력측에 형성되어 제 1 수신신호(VRX1)를 출력하기 위한 제 1 래치회로(61); 상기 제 2 감지증폭기(52) 및 제 3 감지증폭기(53)의 출력을 형성되고, 출력신호는 제 2 및 3 래치회로(62, 63)로 연결하고 배타적 OR 게이트(XOR)를 통과하여 제 2 수신신호(VRX2)를 출력시키는 것을 특징으로 하는 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 수신 회로
|
