| 1 |
1
기판(100)에 형성된 실리콘 막(101)에 포토리소그래피 및 식각 공정을 이용하여 액티브 영역(101')을 정의하는 제 1 단계(S100);
상기 액티브 영역(101') 상부에 전자빔 리소그래피를 이용하여 음성 레지스트 패턴(201)을 형성하는 제 2 단계(S200);
상기 액티브 영역 상부(101')에 전자빔 리소그래피를 이용하여 양성 레지스트 패턴(202)을 형성하는 제 3 단계(S300);
상기 음성 레지스트 패턴(201) 및 상기 양성 레지스트 패턴(202)을 마스크로 이용하여 상기 액티브 영역(101')을 식각하는 제 4 단계(S400);
열산화 공정을 진행하여 양자점(301)과 특이점(302)을 형성하는 제 5 단계(S500);
상기 액티브 영역(101') 상부에 폴리 실리콘(104)을 형성하는 제 6 단계(S600);
상기 폴리 실리콘(104)을 마스크로 이용하여 이온주입 및 어닐링을 하여 배타적 논리합(XOR) 회로의 제 1 소스(401) 및 제 1 드레인(402)과 논리곱(AND) 회로의 제 2 소스(403) 및 제 2 드레인(404)을 형성하는 제 7 단계(S700);
상기 기판(100) 상부에 레지스트(203)를 도포하는 제 8 단계(S800); 및
상기 폴리 실리콘(104)을 식각 공정을 통해 4 개의 콘트롤 게이트(501, 502, 503, 504)로 분할하는 제 9 단계(S900)를 포함하여 이루어진 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 2 |
2
제 1항에 있어서,
상기 기판(100)은 SOI 기판을 사용하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 3 |
3
제 1항에 있어서,
상기 제 1 단계(S100)에서 상기 액티브 영역(101')은 CMOS 공정을 사용하여 형상하는 것을 특징으로 하는 반가산 논리회로 제조방법
|
| 4 |
4
제 1항에 있어서,
상기 제 2 단계(S200)에서 상기 음성 레지스트 패턴(201)의 종횡비를 크게 형성하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 5 |
5
제 1항에 있어서,
상기 제 2 단계(S200)에서 음성 레지스트 패턴(201)의 특이점 형성 부분(201')을 다른 음성 레지스트 패턴(201)보다 상대적으로 얇게 형성하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 6 |
6
제 1항에 있어서,
상기 제 3 단계(S300)에서 양성 레지스트 패턴(202)을 이용하여 상기 액티브 영역(101')을 분리시키는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 7 |
7
제 1항에 있어서,
상기 제 3 단계(S300)에서 상기 양성 레지스트 패턴(202)은 상기 음성 레지스트 패턴(201)과 동일한 액티브 영역(101') 상에 형성하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 8 |
8
제 1항에 있어서,
상기 제 3 단계(S300)에서 상기 양성 레지스트 패턴(202) 및 음성 레지스트 패턴(201)이 서로 교차하도록 형성하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
제 1항에 있어서,
상기 제 8 단계(S800)에서 상기 음성 레지스트 패턴(201)에는 기판(100)의 다른 부분과 비교하여 레지스트(203)의 두께를 상대적으로 얇게 도포하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 12 |
12
제 1항에 있어서,
상기 제 9 단계(S900)에서 음성 레지스트 패턴(201)을 기준으로 폴리 실리콘(104)을 분할하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 13 |
13
제 4항에 있어서,
상기 음성 레지스트 패턴(201)의 종횡비는 두께와 높이가 1:5 내지 1:10으로 형성하는 것을 특징으로 하는 반가산 논리회로의 제조방법
|
| 14 |
14
제 1항 내지 제 8항 및 제 11항 내지 제 13항 중 어느 한 항에 따른 제조방법에 의해 제조되는 것을 특징으로 하는 반가산 논리회로
|
