| 1 |
1
제 1 및 제 2 입력신호의 공통 모드 잡음을 1차적으로 제거하기 위한 잡음 필터; 및
상기 잡음 필터로부터 제 1 및 제 2 전달신호를 입력받고, 상기 공통 모드 잡음을 2차적으로 제거하여 제 1 및 제 2 출력신호를 출력하기 위한 셋-인히비터를 포함하고,
상기 셋-인히비터는 상기 제 1 및 제 2 출력신호 중 적어도 하나는 로직 로우 레벨이 되도록 구성되는 공통 모드 잡음 제거 회로
|
| 2 |
2
제 1 항에 있어서,
상기 셋-인히비터는 복수의 논리 게이트를 포함하고, 상기 제 1 및 제 2 전달신호에 대한 논리 연산의 결과로서 상기 제 1 및 제 2 출력신호를 출력하는 공통 모드 잡음 제거 회로
|
| 3 |
3
제 2 항에 있어서,
상기 잡음 필터는,
상기 제 1 및 제 2 입력신호를 제 1 및 제 2 전류로 각각 변환하는 전압 차동 증폭기;
상기 제 1 및 제 2 전류의 크기 차이에 의해 제 3 및 제 4 전류의 크기가 결정되도록 상기 제 1 및 제 2 전류를 상기 제 3 및 제 4 전류로 변환하고, 상기 제 3 및 제 4 전류에 의해 제 1 및 제 2 전압의 크기가 각각 변하도록 동작하는 전류 차동 증폭기; 및
상기 제 1 및 제 2 전압의 크기 변화에 따라 상기 제 1 및 제 2 전달신호의 로직 레벨이 각각 결정되도록 동작하고, 상기 제 1 및 제 2 전달신호를 상기 셋-인히비터에 전달하는 슈미트 트리거를 포함하는 공통 모드 잡음 제거 회로
|
| 4 |
4
제 3 항에 있어서,
상기 복수의 논리 게이트는 상기 제 1 및 제 2 출력신호 중 적어도 하나가 로직 로우 레벨이 되도록 구성되는 공통 모드 잡음 제거 회로
|
| 5 |
5
제 2 항에 있어서,
상기 셋-인히비터는 상기 제 1 및 제 2 출력신호 간의 동기화를 위한 버퍼를 포함하는 공통 모드 잡음 제거 회로
|
| 6 |
6
제 3 항에 있어서,
상기 슈미트 트리거는,
상기 제 1 및 제 2 전압의 크기가 증가하는 경우 상기 제 1 및 제 2 전달신호는 로직 로우 레벨이 되도록 동작하고,
상기 제 1 및 제 2 전압의 크기가 감소하는 경우 상기 제 1 및 제 2 전달신호는 로직 하이 레벨이 되도록 동작하는 공통 모드 잡음 제거 회로
|
| 7 |
7
레벨 쉬프트 회로 및 상단 구동부를 포함하는 게이트 드라이버 회로에 있어서:
상기 상단 구동부는,
상기 레벨 쉬프트 회로로부터 전달받은 제 1 및 제 2 입력신호의 공통 모드 잡음을 제거하기 위한 공통 모드 잡음 제거 회로;
상기 게이트 드라이버 회로의 출력단에 연결되는 상단 파워 스위치를 구동하기 위한 상단 게이트 드라이버; 및
상기 공통 모드 잡음 제거 회로의 제 1 및 제 2 출력신호에 따라 상기 상단 게이트 드라이버를 제어하기 위한 RS 플립-플롭을 포함하고,
상기 공통 모드 잡음 제거 회로는,
상기 공통 모드 잡음을 1차적으로 제거하기 위한 잡음 필터; 및
상기 잡음 필터로부터 제 1 및 제 2 전달신호를 전달받아 상기 공통 모드 잡음을 2차적으로 제거하기 위한 셋-인히비터를 포함하며,
상기 셋-인히비터는 복수의 논리 게이트를 포함하고, 상기 제 1 및 제 2 전달신호에 대한 논리 연산의 결과로서 상기 제 1 및 제 2 출력신호를 출력하는 게이트 드라이버 회로
|
| 8 |
8
제 7 항에 있어서,
상기 제 1 및 제 2 전달신호가 모두 로직 하이 레벨인 경우,
상기 복수의 논리 게이트는 상기 제 1 및 제 2 출력신호가 각각 로직 로우 레벨 및 로직 하이 레벨이 되도록 구성되고,
상기 제 1 및 제 2 출력신호는 상기 RS 플립-플롭의 셋 및 리셋 단자에 각각 제공되는 게이트 드라이버 회로
|
| 9 |
9
제 8 항에 있어서,
상기 상단 구동부는 상기 상단 파워 스위치가 일정한 크기 이상의 전압에서 구동되도록 하기 위한 UVLO 회로를 더 포함하고,
상기 UVLO 회로는 상기 셋-인히비터에 연결되는 게이트 드라이버 회로
|
| 10 |
10
제 9 항에 있어서,
상기 UVLO 회로로부터 전달받은 신호가 로직 하이 레벨인 경우, 상기 복수의 논리 게이트는 상기 제 1 및 제 2 출력신호가 각각 로직 로우 레벨 및 로직 하이 레벨이 되도록 구성되는 게이트 드라이버 회로
|
| 11 |
11
제 7 항에 있어서,
상기 셋-인히비터는 상기 제 1 및 제 2 출력신호 간의 동기화를 위한 인버터를 포함하는 게이트 드라이버 회로
|
