| 1 |
1
비교기의 두 입력 단자들을 동일한 전압으로 프리챠아지하는 단계(S1);상기 단계(S1)에 의하여 비교기의 두 입력 단자의 전압이 동일한 상태에서 비교기를 인에이블시켜서 그 출력 전압의 부호로부터 비교기의 옵셋 부호를 결정하는 단계(S2); 및비교기를 구성하는 트랜지스터 중 어느 하나 또는 그 이상에 핫 캐리어를 발생시키는 스트레스 조건을 가하는 단계(S3)를 포함하는 것을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 2 |
2
제1항에 있어서, 상기 단계(S3)는, 비교기의 구동 전압을 증가시키는 것에 의하여 구현되는 것을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 3 |
3
제2항에 있어서, 상기 단계(S3)는, 비교기를 구성하는 트랜지스터의 n-웰 전압에 순방향 바이어스를 가하는 과정을 더 포함하는 것을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 4 |
4
제2항에 있어서, 상기 단계(S3)는, 핫 캐리어를 발생시키고자 하는 트랜지스터의 전류를 증대시키는 과정을 더 포함하는 것을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 5 |
5
제4항에 있어서, 상기 단계(S3)에서, 핫 캐리어를 발생시키고자 하는 트랜지스터의 전류를 증대시키는 과정은, 핫 캐리어를 발생시키고자 하는 트랜지스터가 PMOS인 경우, PMOS의 게이트 전압을 낮춤에 의하여 구현되는 것을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 6 |
6
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 단계(S3)에서, 핫 캐리어를 발생시키는 스트레스 조건을 가하는 트랜지스터는 단일 게이트 구조인 것을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 7 |
7
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 단계들 즉, 단계(S1), 단계(S2) 및 단계(S3)을 반복하여 수행하는 것을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 8 |
8
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 비교기는 크로스-커플 트랜지스터 형태의 구성 회로를 적어도 하나 이상 포함하고 있는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 9 |
9
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 비교기는 래치 형태인 경우를 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 10 |
10
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 비교기는 DRAM의 비트 라인 전압을 감지하는 감지 증폭기에 포함되어 있는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 11 |
11
제8항에 있어서, 상기 비교기는 적어도 하나의 크로스-커플 PMOS 트랜지스터 및 적어도 하나의 크로스-커플 NMOS 트랜지스터를 포함하고 있는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 방법
|
| 12 |
12
비교기의 두 입력 단자들을 동일한 전압으로 프리챠아지하는 수단(M1); 및 상기 수단에 의하여 비교기의 두 입력 단자의 전압이 동일한 상태에서 비교기를 인에이블시켜서 그 출력 전압의 부호로부터 비교기의 옵셋 부호를 결정된 상태에서, 비교기를 구성하는 트랜지스터 중 어느 하나 또는 그 이상에 핫 캐리어를 발생시키는 스트레스 조건을 가하는 수단(M2)을 포함하는 것을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 13 |
13
제12항에 있어서, 상기 수단(M2)는, 비교기의 구동 전압을 증가시키는 수단을 포함하여 구성되는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 14 |
14
제13항에 있어서, 상기 수단(M2)는, 비교기를 구성하는 트랜지스터의 n-웰 전압에 순방향 바이어스를 가하는 수단을 더 포함하여 구성되는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 15 |
15
제13항에 있어서, 상기 수단(M2)는, 핫 캐리어를 발생시키고자 하는 트랜지스터의 전류를 증대시키는 수단을 더 포함하여 구성되는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 16 |
16
제15항에 있어서, 상기 수단(M2)에서, 핫 캐리어를 발생시키고자 하는 트랜지스터의 전류를 증대시키는 수단은, 핫 캐리어를 발생시키고자 하는 트랜지스터가 PMOS인 경우, PMOS의 게이트 전압을 낮추는 수단인 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 17 |
17
제16항에 있어서, PMOS의 게이트 전압을 낮추는 상기 수단은, 비교기의 두 출력 단자를 연결하는 스위치 수단인 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 18 |
18
제16항에 있어서, PMOS의 게이트 전압을 낮추는 상기 수단은, 비교기의 두 출력 단자를 각각 비교기의 구동 전압 중 낮은 전위(VSS)에 연결하는 스위치 수단인 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 19 |
19
제15항에 있어서, 핫 캐리어를 발생시키고자 하는 트랜지스터가 아닌 트랜지스터의 전류는 감소시키는 수단을 더 포함하여 구성되는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 20 |
20
제12항 내지 제19항 중 어느 한 항에 있어서, 상기 수단(M2)에 의하여, 핫 캐리어를 발생시키는 스트레스 조건이 가해지는 트랜지스터는 단일 게이트 구조인 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 21 |
21
제12항 내지 제19항 중 어느 한 항에 있어서, 상기 비교기는 크로스-커플 트랜지스터 형태의 구성 회로를 적어도 하나 이상 포함하고 있는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 22 |
22
제12항 내지 제19항 중 어느 한 항에 있어서, 상기 비교기는 래치 형태인 경우를 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 23 |
23
제12항 내지 제19항 중 어느 한 항에 있어서, 상기 비교기는 DRAM의 비트 라인 전압을 감지하는 감지 증폭기에 포함되어 있는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
| 24 |
24
제22항에 있어서, 상기 비교기는 적어도 하나의 크로스-커플 PMOS 트랜지스터 및 적어도 하나의 크로스-커플 NMOS 트랜지스터를 포함하고 있는 것임을 특징으로 하는 비교기의 옵셋을 줄이는 장치
|
