요약 | 본 발명은 Ni/Sb/Au 금속화 공정을 이용한 n-type 실리콘 게르마늄 반도체 기판에서 저 접촉저항 오믹 메탈 전극 구조 및 제조 방법에 관한 것이다. 즉, 본 발명은 실리콘 게르마늄 반도체 기판에서의 메탈 전극 제조에 있어서, 실리콘 게르마늄 층상에 실리콘 캡핑 레이어를 형성하지 않고, Ni/Sb/Au 구조의 금속 전극을 직접 형성한 후, 열처리에 의한 Ni 실리사이드 형성 및 Sb 도핑효과의 결합을 통해 반도체 기판과 메탈 전극간 저 접촉 저항 특성을 구현할 수 있도록 하는 이점이 있다. 또한 상기 저 접촉 저항 특성을 이용하여 소오스와 드레인 전극을 증착하고, 열처리를 통해 오믹 접합을 형성시킨 후, 게이트 전극을 형성하는 일반적인 HEMT 제작 공정과는 반대로 게이트 전극을 소오스 및 드레인 전극 형성전에 형성하므로 폭이 더 미세한 게이트 전극의 형성이 가능하게 되며, 특성의 개선이 용이하게 되는 이점이 있다. |
---|---|
Int. CL | H01L 21/28 (2006.01) |
CPC | H01L 29/456(2013.01) H01L 29/456(2013.01) H01L 29/456(2013.01) H01L 29/456(2013.01) |
출원번호/일자 | 1020020023310 (2002.04.29) |
출원인 | 학교법인 포항공과대학교 |
등록번호/일자 | 10-0461788-0000 (2004.12.03) |
공개번호/일자 | 10-2003-0085153 (2003.11.05) 문서열기 |
공고번호/일자 | (20041214) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2002.04.29) |
심사청구항수 | 3 |