| 1 |
1
기판 상 일부에 위치된 샤트키 컨택(Schottky contact)용 금속층, 상기 금속층 위에 일부분이 결합된 반도체 나노구조체 및 상기 나노구조체의 다른 일부분 위에 결합된 오믹 컨택(ohmic contact)용 금속층을 포함하는 금속/반도체 전기 소자
|
| 2 |
2
제 1 항에 있어서, 반도체 나노구조체가 한쪽 말단부에서 샤트키 컨택용 금속층과 결합되고 다른 한쪽 말단부에서 오믹 컨택용 금속층과 결합된 구조를 가진, 샤트키 다이오드임을 특징으로 하는 전기 소자
|
| 3 |
3
제 1 항에 있어서, 반도체 나노구조체가 중앙부에서 샤트키 컨택용 금속층과 결합되고 양 말단부에서 오믹 컨택용 금속층과 결합된 구조를 가진, 금속/반도체 전계트랜지스터임을 특징으로 하는 전기 소자
|
| 4 |
4
제 1 항에 있어서, 반도체 나노구조체가 한쪽 말단부에서 샤트키 컨택용 금속층과 결합되고 다른 한쪽 말단부에서 오믹 컨택용 금속층과 결합된 샤트키 다이오드 구조와, 반도체 나노구조체가 중앙부에서 샤트키 컨택용 금속층과 결합되고 양 말단부에서 오믹 컨택용 금속층과 결합된 전계트랜지스터 구조가 조합된 로직회로(logic circuit)임을 특징으로 하는 전기 소자
|
| 5 |
5
제 1 항에 있어서, 반도체 나노구조체가 지름 1 내지 100 nm 범위, 길이 5 nm 내지 10 ㎛ 범위의 나노선 또는 나노 막대임을 특징으로 하는, 전기 소자
|
| 6 |
6
제 5 항에 있어서, 반도체 나노구조체의 비저항이 0
|
| 7 |
7
제 1 항에 있어서, 반도체 나노구조체가 ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, Ge, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어진 군 중에서 선택된 물질로 형성된 것임을 특징으로 하는, 전기 소자
|
| 8 |
8
제 7 항에 있어서, 반도체 나노 구조체가 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H로 이루어진 군 중에서 선택된 1종 이상의 이종물질로 도핑된 것임을 특징으로 하는, 전기 소자
|
| 9 |
9
제 1 항에 있어서, 반도체 나노구조체가 단일벽 구조, 다중벽 구조, 양자우물 구조, 초격자 구조, p-n 접합 구조 또는 이들의 동종 또는 이종 접합 구조로 이루어진 것임을 특징으로 하는, 전기 소자
|
| 10 |
10
제 1 항에 있어서, 샤트키 컨택용 금속층이, 반도체의 전자 친화도(electron affinity)보다 큰 일함수를 갖는 금속으로 이루어짐을 특징으로 하는, 전기 소자
|
| 11 |
11
제 9 항에 있어서, 샤트키 컨택용 금속층이, Ni, Pt, Pd, Au, W, Ag 또는 이들의 합금, 또는 실리사이드 계열 물질로 이루어짐을 특징으로 하는, 전기 소자
|
| 12 |
12
기판 일부에 샤트키 컨택용 금속의 패턴을 형성한 후, 그 위에 반도체 나노 구조체를 그의 일부분이 상기 금속 패턴과 접촉되도록 결합시키고, 상기 반도체 나노구조체 상의 다른 일부분 위에 오믹 컨택용 금속층을 적층하는 것을 포함하는, 금속/반도체 전기 소자의 제조방법
|
| 13 |
13
제 12 항에 있어서, 기판 일부에 형성된 금속 패턴 위에 반도체 나노구조체의 한 쪽 말단부를 결합시키고, 상기 나노구조체의 다른 한 쪽 말단부에 오믹 컨택용 금속층을 적층하는 것을 포함하는 공정에 의해 샤트키 다이오드를 제조하는 것을 특징으로 하는 방법
|
| 14 |
14
제 12 항에 있어서, 기판 일부에 형성된 금속 패턴 위에 반도체 나노구조체의 길이방향 중앙부를 결합시키고, 상기 나노구조체의 양 말단부에 오믹 컨택용 금속층을 적층하는 것을 포함하는 공정에 의해 금속/반도체 전계트랜지스터를 제조하는 것을 특징으로 하는 방법
|
| 15 |
15
제 12 항에 있어서, 반도체 나노구조체가 나노선 또는 나노막대임을 특징으로 하는 방법
|
| 16 |
16
제 12 항에 있어서, 샤트키 컨택용 금속이, 반도체의 전자 친화도(electron affinity)보다 큰 일함수를 갖는 금속임을 특징으로 하는, 방법
|
| 17 |
17
제 12 항에 있어서, 샤트키 컨택용 금속이, Ni, Pt, Pd, Au, W, Ag 또는 이들의 합금, 또는 실리사이드 계열임을 특징으로 하는, 방법
|
| 18 |
17
제 12 항에 있어서, 샤트키 컨택용 금속이, Ni, Pt, Pd, Au, W, Ag 또는 이들의 합금, 또는 실리사이드 계열임을 특징으로 하는, 방법
|
