| 1 |
1
미지 신호들을 분리하기 위한 장치에 있어서, 다수의 미지 신호 벡터들을 수신하고, 소정의 미지 신호 분리 알고리즘을 적용하여 다수의 출력 신호 벡터들을 출력하기 위한 포워드 프로세스부; 상기 다수의 출력 신호 벡터들을 입력받고 소정의 학습 알고리즘에 따라 상기 미지 신호 분리 알고리즘에 사용되기 위한 제1 가중치들을 학습하기 위한 업데이트 프로세스부; 및 상기 학습된 제1 가중치들을 입력받아 상기 미지 신호 분리 알고리즘에 적용 가능한 제2 가중치들 및 계수들로 변환하기 위한 일반적인 행렬 연산구조를 가지는 가중치 프로세스부;를 포함하며, 상기 포워드 프로세스부는 시스톨릭 어레이 구조로 연결되는 (L+1)개(L은 입력되는 미지 신호 벡터들의 순차적인 지연 횟수)의 동일한 구조를 가지는 프로세싱 엘리먼트들(PEs)을 포함하고, 상기 업데이트 프로세스부는 시스톨릭 어레이 구조로 연결되는 (N2+N)/2 ×(2L+1)개(N은 입력되는 미지 신호 벡터들의 수)의 동일한 구조를 가지는 업데이터 엘리먼트들(UEs)을 포함하며, 상기 프로세싱 엘리먼트들(PEs) 및 상기 업데이트 엘리먼트들(UEs)의 코스트 각각은 동작 초기 단계에서 0으로 초기화되는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치
|
| 2 |
2
제1항에 있어서, 상기 포워드 프로세스부에 포함되는 프로세싱 엘리먼트들(PEs) 각각은 상기 출력 신호 벡터들의 성분 각각을 수신하고 소정 시간 지연시켜 출력하기 위한 제1 입력부; 상기 소정 시간 지연된 출력 신호 벡터들과 승산하기 위한 제2 가중치들을 상기 가중치 프로세스부로부터 입력받는 제2 입력부; 소정의 수식에 따라 상기 제1 입력부 및 상기 제2 입력부의 출력으로부터 코스트를 계산하기 위한 계산부; 및 계산된 상기 코스트를 소정의 프로세싱 엘리먼트의 코스트로 갱신하도록 하는 제어부;를 포함하는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치
|
| 3 |
3
제2항에 있어서, 상기 제1 입력부 및 상기 제2 입력부는 선입선출(FIFO; First In First Out) 형식의 구조를 가지는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치
|
| 4 |
4
제3항에 있어서, 상기 프로세싱 엘리먼트(PE)는 상기 프로세싱 엘리먼트(PE)에 포함된 단지 하나의 승산기를 반복적으로 사용하는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치
|
| 5 |
5
제1항에 있어서, 상기 업데이트 엘리먼트들 각각은 상기 출력 신호 벡터의 성분 각각을 수신하고, 수신된 상기 출력 신호 벡터의 성분 중 하나에 소정 함수를 적용한 결과 및 나머지 성분들을 승산하기 위한 승산기; 상기 코스트를 소정 시간 지연시키기 위한 레지스터; 및 지연된 코스트에 상기 승산기의 출력을 합산하여 코스트를 계산하기 위한 가산기;를 포함하는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치
|
| 6 |
6
제5항에 있어서, 상기 업데이트 엘리먼트들은, 우수 번째 클록에 동기되어 동작되는 우수 번째 업데이트 엘리먼트들; 및 기수 번째 클록에 동기되어 동작되는 기수 번째 업데이트 엘리먼트들로 분리되어 동작하는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치
|
| 7 |
7
제5항에 있어서, 상기 출력 신호 벡터중 하나에 적용되는 소정 함수를 부호 함수(signum function)인 것을 특징으로 하는 시스톨릭 배열구조를 가지는 미지 신호 분리 장치
|
| 8 |
7
제5항에 있어서, 상기 출력 신호 벡터중 하나에 적용되는 소정 함수를 부호 함수(signum function)인 것을 특징으로 하는 시스톨릭 배열구조를 가지는 미지 신호 분리 장치
|
