| 1 |
1
멀티 드롭 방식의 버스 구조를 갖는 메모리 시스템에 있어서,버스;상기 버스와 연결되는 단자가 제2 임피던스 값을 갖는 저항으로 종단되는 메모리 콘트롤러상기 버스 라인 상에 연결되는 컨넥터; 및적어도 하나 이상의 메모리 칩을 포함하고, 상기 메모리 칩 내부의 종단 저항과 상기 메모리 칩이 연결되는 배선의 특성 임피던스가 동일하게 제1 임피던스 값을 갖고, 상기 컨넥터에 장착되는 메모리 모듈을 구비하는 것을 특징으로 하는 메모리 시스템
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 메모리 시스템은상기 제1 임피던스 값이 상기 제2 임피던스 값의 2배인 것을 특징으로 하는 메모리 시스템
|
| 4 |
4
제1항에 있어서, 상기 메모리 모듈은 상기 메모리 모듈의 제1 면에, 상기 컨넥터와 연결되는 제1 부하; 상기 제1 부하와 연결되고, 상기 제1 임피던스 값을 갖는 제2 부하; 상기 제2 부하와 연결되는 단자가 상기 제1 임피던스 값을 갖는 저항으로 종단되는 제1 칩; 상기 제1 부하와 상기 제2 부하 사이에, 상기 메모리 모듈의 인쇄 회로 기판을 관통하는 비아 홀; 상기 메모리 모듈의 제2 면에, 상기 비아 홀과 연결되고 상기 제1 임피던스 값을 갖는 제3 부하; 및 상기 제3 부하와 연결되는 단자가 상기 제1 임피던스 값을 갖는 저항으로 종단되는 제2 칩을 구비하는 것을 특징으로 하는 메모리 시스템
|
| 5 |
5
제4항에 있어서, 상기 제1 부하는 상기 제1 임피던스 값의 반에 해당하는 임피던스 값을 갖는 것을 특징으로 하는 메모리 시스템
|
| 6 |
6
멀티 드롭 방식의 버스 구조를 갖는 메모리 시스템에 있어서, 버스; 상기 버스와 연결되는 단자가 제1 임피던스 값을 갖는 저항으로 종단되는 메모리 콘트롤러; 상기 버스 라인 상에, 상기 메모리 콘트롤러로부터 상기 제1 임피던스 값을 갖는 지점에 연결되는 컨넥터; 상기 컨넥터에 장착되는 메모리 모듈을 구비하고, 상기 메모리 모듈은 상기 메모리 모듈의 제1 면에, 상기 컨넥터와 연결되고 상기 제1 임피던스 값을 갖는 제1 부하; 상기 제1 부하와 연결되고 제2 임피던스 값을 갖는 제2 부하; 상기 제2 부하와 연결되는 단자가 상기 제2 임피던스 값을 갖는 저항으로 종단되는 제1 칩; 상기 제1 부하와 상기 제2 부하 사이에, 상기 메모리 모듈의 인쇄 회로 기판을 관통하는 비아 홀; 상기 메모리 모듈의 제2 면에, 상기 비아 홀과 연결되고 상기 제2 임피던스 값을 갖는 제3 부하; 및 상기 제3 부하와 연결되는 단자가 상기 제2 임피던스 값을 갖는 저항으로 종단되는 제2 칩을 구비하는 것을 특징으로 하는 메모리 시스템
|
| 7 |
7
제6항에 있어서, 상기 메모리 시스템은 상기 제2 임피던스 값은 상기 제1 임피던스 값의 2배인 것을 특징으로 하는 메모리 시스템
|
| 8 |
8
메모리 모듈에 있어서, 상기 메모리 모듈의 제1 면에, 상기 메모리 모듈 전극과 연결되고 제1 임피던스 저항 값을 갖는 제1 부하; 상기 제1 부하와 연결되고 제2 임피던스 값을 갖는 제2 부하; 상기 제2 부하와 연결되는 단자가 상기 제2 임피던스 값을 갖는 저항으로 종단되는 제1 칩; 상기 제1 부하와 상기 제2 부하 사이에, 상기 메모리 모듈의 인쇄 회로 기판을 관통하는 비아 홀; 상기 메모리 모듈의 제2 면에, 상기 비아 홀과 연결되고 상기 제2 임피던스 값을 갖는 제3 부하; 및 상기 제3 부하와 연결되는 단자가 상기 제2 임피던스 값을 갖는 저항으로 종단되는 제2 칩을 구비하는 것을 특징으로 하는 메모리 모듈
|
| 9 |
9
제6항에 있어서, 상기 메모리 모듈은 상기 제2 임피던스 값이 상기 제1 임피던스 값의 2배인 것을 특징으로 하는 메모리 모듈
|
| 10 |
9
제6항에 있어서, 상기 메모리 모듈은 상기 제2 임피던스 값이 상기 제1 임피던스 값의 2배인 것을 특징으로 하는 메모리 모듈
|
