| 1 |
1
반도체 기판상에 버퍼층, GaAs 스페이서층, lnGaAs 채널층, AlGaAs 스페이서층, AlGaAs 도우너층 및 GaAs 캡층이 순차적으로 형성된 비정형 고 전자 이동도 트랜지스터에 있어서, 상기 GaAs 캡층은 불순물 도핑이 이루어지지 않은 진성이고, 상기 GaAs 캡층상에 Au/Ni/Ge/Au 금속 박막층으로 이루어지며, 상기 GaAs 캡층과 각각 오믹 접촉 저항을 이루는 소스 전극 및 드레인 전극을 구비하는 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 반도체 기판은 반절연성의 GaAs 기판인 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 버퍼층은 진성의 GaAs 버퍼층 및 AlGaAs/GaAs 초격자층이 순차적으로 이루어진 구조인 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터
|
| 4 |
5
제1항에 있어서, 상기 Au/Ni/Ge/Au 금속 박막층 중 하부의 Au 박막의 두께는 100-2000Å, 상기 Ni 박막의 두께는 100-500Å, 상기 Ge 박막의 두께는 200-1000Å, 그리고 상부의 Au 박막의 두께는 200-1000Å인 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터
|
| 5 |
6
제1항에 있어서, 상기 GaAs 버퍼층과 상기 GaAs 스페이서층 사이 및 상기 AlGaAs 스페이서층과 상기 AlGaAs 도우너층 사이에 각각 델타 도핑법에 의해 실리콘이 도핑되어 형성된 Si 델타 도핑층을 더 구비하는 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터
|
| 6 |
7
(가) 반도체 기판상에 버퍼층, GaAs 스페이서층, lnGaAs 채널층, AlGaAs 스페이서층, AlGaAs 도우너층 및 진성의 GaAs 캡층을 순차적으로 형성하는 단계; (나) 상기 진성의 GaAs 캡층상에 Au/Ni/Ge/Au 금속 박막층으로 이루어지는 소스 전극 및 드레인 전극을 각각 형성하는 단계; (다) 게이트 전극이 형성될 상기 AlGaAs 도우너층의 일부 표면이 노출되도록 상기 GaAs 캡층의 일부를 제거하는 단계; 및 (라) 상기 AlGaAs 도우너층의 노출 표면상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비정형 고 전자 이동도 트랜지스터의 제조 방법
|
| 7 |
8
제7항에 있어서, 상기 반도체 기판으로서 반절연성의 GaAs 기판을 사용하는 것을 특징으로 하는 고 전자 이동도 트랜지스터의 제조 방법
|
| 8 |
9
제7항에 있어서, 상기 Au/Ni/Ge/Au 금속 박막층을 형성한 후에 소정 온도에서의 열처리 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 고 전자 이동도 트랜지스터의 제조 방법
|
| 9 |
10
제9항에 있어서, 상기 열처리 공정은 300-540℃ 온도에서 이루어지는 것을 특징으로 하는 고 전자 이동도 트랜지스터의 제조 방법
|
| 10 |
11
제9항에 있어서, 상기 열처리 공정은 90%의 N2 가스와 10%의 H2 가스 분위기에서 이루어지는 것을 특징으로 하는 고 전자 이동도 트랜지스터의 제조 방법
|
