| 1 |
1
프로그래머블 프로세서에서 MPEG-2 또는 MPEG-4 AAC 오디오 복호 알고리즘 연산을 처리하기 위하여,상기 MPEG-2 또는 MPEG-4 AAC 알고리즘의 연산 시작 신호를 발생시키고 상기 프로그래머블 프로세서를 제어하는 프로그램 제어장치(110);상기 프로그래머블 프로세서의 응용 프로그램이 저장되는 프로그램 메모리(150);상기 MPEG-2 또는 MPEG-4 AAC 알고리즘의 MDCT 또는 IMDCT 연산시 입력 데이터의 역주소를 생성시키기 위한 역주소 연산 유닛(130);연산을 위한 데이터가 저장되어 있는 데이터 메모리(160, 170);상기 역주소 연산 유닛(130)에서 생성된 역주소를 사용하여 상기 데이터 메모리(160, 170)의 주소를 계산하기 위한 주소 생성기(120);코사인 및 사인 데이터를 저장하고 있는 데이터 롬(180, 190);상기 데이터 메모리(160, 170) 및 롬 데이터를 이용하여 산술 논리 연산을 수행하는 데이터 처리장치(140); 및MPEG-2 또는 MPEG-4 디코딩 연산을 수행하기 위한 상태 레지스터;를 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서 오디오 복호 알고리즘을 처리하기 위한 연산 회로
|
| 2 |
2
제 1항에 있어서,상기 데이터 처리 장치(140)는,데이터의 곱셈 연산 후 이를 누적시키는 2개의 곱셈 누적기;1개의 산술 논리 연산 장치;데이터 메모리의 값을 저장하는 입력 레지스터; 및연산 결과를 저장하고 다시 연산에 이용할 수 있도록 하는 누적기;를 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서 오디오 복호 알고리즘을 처리하기 위한 연산 회로
|
| 3 |
3
제 1항 또는 제 2항에 있어서,상기 역주소 연산 유닛(130)은,상기 프로그램 제어 장치(110)의 상태 레지스터에 저장된 MDCT 또는 IMDCT 연산의 포인트 수를 입력받아 제어 신호를 생성시키는 제어신호 생성기(201);상기 제어 신호에 따라 입력된 주소 레지스터의 하위 14비트를 역변환하는 14개의 인버터(202~215); 및상기 제어 신호에 따라 최종 주소값을 선택하는 14개의 2-입력 멀티플렉서(216~229);를 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서 오디오 복호 알고리즘을 처리하기 위한 연산 회로
|
| 4 |
4
제 3항에 있어서,상기 제어신호 생성기(201)는,LSB측 6비트를 생성시키는 1개의 8-입력 AND 게이트(301); 및상기 시작 신호에 따라 MDCT 또는 IMDCT 포인트 수를 입력받아 MSB측 1비트를 찾기 위한 7개의 2-입력 OR 게이트(302~308);를 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서 오디오 복호 알고리즘을 처리하기 위한 연산 회로
|
| 5 |
5
제 1항에 있어서,상기 데이터 처리 장치(140)는,스몰 쉬프트 연산을 처리하기 위한 2개의 곱셈기(401, 402);1개의 산술 논리 연산 장치(409);최대값, 최소값 및 절대값을 처리하기 위한 연산기(410);데이터 버스 스위치(400);16개의 입력 레지스터(411);Saturation/Limit/Round를 위한 데이터 처리 유닛(407); 및4개의 누적기(408);를 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서 오디오 복호 알고리즘을 처리하기 위한 연산 회로
|
| 6 |
6
제 3항에 있어서,상기 역 주소 연산 유닛의 제어신호 생성기는, 시작 신호에 따라 MDCT/IMDCT 포인트 수를 입력 받아 MSB쪽의 1비트를 찾기 위한 2입력 OR게이트 7개;64포인트 MDCT/IMDCT 이상을 지원하므로, LSB쪽 6비트를 빠르게 생성하기 위한 8입력 OR게이트 1개; 및 상기 역주소 연산 유닛의 제어 신호를 생성하기 위한 연결선;을 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서 오디오 복호 알고리즘을 처리하기 위한 연산 회로
|
| 7 |
7
MPEG-2/4 AAC 알고리즘의 연산량에 근거하여 필터 뱅크에 사용되는 IMDCT 연산의 전처리를 위해 연산 신호를 인가하는 단계;하나의 주소 레지스터에서 특정 주소 생성 규칙에 따라 두 개의 주소를 생성하는 단계;데이터 메모리와 롬 메모리로부터 데이터를 읽어 오는 단계; 및병렬적으로 전처리 과정에 필요한 버터플라이 연산을 수행하는 단계를 포함하는 것을 특징으로 하는 프로그래머블 프로세서에서의 MPEG-2/4 AAC 연산 방법
|
| 8 |
8
제 7항에 있어서,상기 MPEG-2/4 AAC 디코딩 연산의 IMDCT 연산은 LDPRE 및 LD4 연산 명령어가 사용되어 수행되는 것을 특징으로 하는 프로그래머블 프로세서에서의 MPEG-2/4 AAC 연산 방법
|
