| 1 |
1
입출력과 FFT 연산을 위한 메모리 중 입출력을 위한 메모리를 선택하고 메모리의 4개의 뱅크 중 하나의 뱅크를 선택하여 입력과 출력을 수행하기 위한 입출력 인터페이스와, 상기 인터페이스로의 입출력과 FFT 연산이 사용되는 4개의 뱅크로 구성된 2개의 N 워드 메모리와, 상기 인터페이스로의 입출력과 FFT 연산을 위한 메모리 중 FFT 연산을 위한 메모리를 선택하고 인-플레이스 연산을 위해 각 버터플라이 입출력에 할당된 뱅크들을 버터플라이 연산 회로의 4개의 입력과 연결하기 위한 제1데이터 교환부와, 상기 제1데이터 교환부에서 공급되는 Radix-4와 Radix-2 두 종류의 버터플라이를 하나의 회로로 수행 가능하며 대칭적인 리버스 출력을 구성하기 위한 버터플라이와, 상기 인터페이스부로의 입출력과 FFT 연산을 위한 메모리 중 FFT 연산을 위한 메모리를 선택하고 인-플레이스 연산을 위해 각 버터플라이 입출력에 할당된 뱅크들을 버터플라이 연산 회로의 4개의 출력과 연결하기 위한 제2데이터 교환부와, 상기 다중 뱅크 메모리 구조에서 인-플레이스 연산을 수행하기 위한 뱅크 인덱스 및 주소를 생성하기 위한 주소 생성부를 포함하는 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 2 |
2
제 1 항에 있어서, 상기 버터플라이는 Radix-4 버터플라이와 2개의 Radix-2 버터플라이의 출력을 교환하는 것에 의해 대칭적 리버스 출력 순서를 구성하여 순차적 입출력을 동시에 수행 가능하게 함으로써 4개의 뱅크로 구성된 N 워드 메모리 2개만으로 연속 처리를 수행할 수 있는 Radix-4/2 버터플라이 연산회로인 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 3 |
3
제 1 항에 있어서, 상기 인-플레이스 알고리즘은 Radix-4 알고리즘의 다중 뱅크 메모리 구조의인-플레이스 알고리즘을 변형하여 혼합-기수 알고리즘을 위한 인-플레이스 알고리즘인 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 4 |
4
제 1 항에 있어서, 상기 인-플레이스 알고리즘은 뱅크 인덱스 생성에서 2n-포인트 연산일 때 n-2번째 비트를 별도로 모듈로-4 덧셈에 포함하는 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 5 |
5
고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치에 있어서, 입력 심볼을 저장하거나 고속 퓨리에 연산이 완료된 심볼들을 저장하는 4개의 뱅크로 구성된 2개의 메모리들과, 상기 메모리로부터 출력되는 심볼들의 수에 따라 기수-4 또는 기수-2 방식으로 버터플라이 연산을 수행하고, 상기 연산된 값들을 대칭적 리버스로 출력하는 버터플라이와, 상기 메모리들 중 하나의 메모리의 각 뱅크들로부터 각각 하나씩의 심볼들을 독취하여 상기 버터플라이로 출력하는 제1데이터 교환부와, 상기 버터플라이로부터 연산되어 출력된 심볼들을 상기 제1데이터 교환부에서 읽어온 주소와 동일한 주소에 저장되도록 각 심볼들을 매칭하는 제2데이터 교환부와, 상기 제1데이터 교환부에서 읽어온 심볼이 연산 이후 상기 제2데이터 교환부를 통해 출력될 시 상기 제1데이터 교환부에서 읽어온 뱅크 및 주소와 상기 제2데이터 교환부의 출력 뱅크 및 주소가 동일하도록 상기 제2데이터 교환부의 출력을 제어하는 주소 생성부를 포함함을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 6 |
6
제5항에 있어서, 상기 2개의 메모리와 입출력 데이터의 인터페이스를 수행하는 입출력 인터페이스를 더 포함함을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 7 |
7
제5항에 있어서, 상기 버터플라이는, 기수-4 버터플라이의 구조를 가지며, 기수-2로 동작이 필요한 경우 상기 버터플라이의 내부에 구비된 다중화기를 통해 2개의 기수-2 연산이 이루어지도록 구성됨을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 8 |
8
제5항에 있어서, 상기 버터플라이의 대칭적 리버스는, 상기 버터플라이 연산이 수행되는 심볼들의 총 개수에 결정되는 2진수의 출력 카운터 값을 2비트씩 하나의 단위로 하여 대칭적으로 변환하여 주소로 결정함을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 9 |
9
제8항에 있어서, 상기 2진수의 출력 카운터의 자리 수가 홀수인 경우 상기 자리 수의 중앙의 비트를 기준으로 대칭적으로 변환하여 주소로 결정함을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 10 |
10
제5항에 있어서, 상기 주소 생성부는, 상기 뱅크 결정 시, 상기 연산되는 심볼에 대응하는 2진수의 입력 카운트 비트 값을 모듈러-4 연산한 값으로 뱅크를 결정함을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 11 |
11
제10항에 있어서, 상기 주소 생성부는, 상기 2진수의 입력 카운트 비트의 자리 수가 홀수인 경우 최상위 2비트의 위치를 교환하고, 하위 2비트씩 모듈러-4연산을 수행한 후 교환된 최상위 비트와 모듈러-4 연산을 통해 뱅크를 결정함을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 12 |
12
4개의 뱅크들로 나누어진 2개의 메모리들을 구비하고, 상기 4개의 뱅크들에 2n-포인트 고속 퓨리에 변환 연산이 끝난 심벌의 출력과 새로이 상기 2n-포인트 고속 퓨리에 변환 연산이 수행될 심벌의 입력을 동일한 클럭에 동시에 순차적으로 수행하고, 상기 2개의 메모리들로부터 교대로 심벌을 읽어와 상기 2n-포인트 고속 퓨리에 변환 연산을 수행하는 radix-4와 radix-2를 혼합한 방식의 변조 장치에 있어서,상기 2개의 메모리들에 각각 최초로 입력되는 심벌에 대해, 상기 입력되는 심벌을 구성하는 비트들의 입력순서에 의해 표현되는 n비트의 2진 카운트 값 중, 최상위 2비트의 위치를 교환한 후, 최하위 비트부터 2비트 디지트들로 나누어 상기 나누어진 2비트들에 대해 모듈러-4 연산을 수행하여, 상기 입력되는 심벌의 비트들이 저장될 메모리의 뱅크 인덱스를 지정하고, 상기 입력순서에 의해 표현되는 n비트의 2진 카운트 값 중 최하위 2비트를 제외한 나머지 비트들의 값으로 상기 입력되는 심벌의 비트들이 저장될 메모리의 뱅크 번지를 지정하며, 상기 2n-포인트 고속 퓨리에 변환이 완료되어 상기 2개의 메모리들로부터 출력되는 심벌에 대해, 상기 출력되는 심벌을 구성하는 비트들의 출력순서에 의해 표현되는 n비트의 2진 카운트 값 중, 상위 2비트와 하위 2비트는 디지트 리버스를 수행하고, 나머지 비트들은 비트 리버스를 수행하여 출력하도록 해당 주소를 생성하는 주소 생성부;상기 주소 생성부에서 지정한 뱅크 인덱스와 뱅크 번지에 상기 최초로 입력되는 심벌의 비트들을 저장하고, 상기 2n-포인트 고속 퓨리에 변환이 완료되어 저장된 심벌의 비트들에 대해 상기 디지트 리버스와 상기 비트 리버스를 수행하여 출력하고 이와 동시에 상기 출력되는 비트의 저장 위치에 다음에 입력될 심볼의 비트를 순서대로는 입력하는 상기 2개의 메모리들; 및상기 2개의 메모리들 중 선택된 하나의 메모리의 상기 4개의 뱅크들로부터 각각 1개씩의 비트들을 번지 순서대로 읽어와 radix-4 버터플라이 연산을 수행하고, 상기 버터플라이 연산이 최초 스테이지가 아닌 그 외의 스테이지에 대응할 시 상기 버터플라이 연산을 통해 출력되는 비트들 중 2번째와 3번째 비트를 교환하여 출력하며, 상기 n이 홀수일 경우에는 마지막 버터플라이 스테이지에서 2개의 radix-2 버터플라이 연산을 수행하는 버터플라이를 포함하며, 여기서 상기 입력순서와 상기 출력순서는 0부터 2n-1까지의 카운트 값임을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 13 |
13
제12항에 있어서, 상기 변조 장치는,상기 2개의 메모리들 중 상기 선택된 하나의 메모리의 상기 4개의 뱅크들로부터 각각 1개씩의 비트들을 읽어와 상기 버터플라이에게 전달하는 제1데이터 교환부;상기 버터플라이 연산이 완료되어 출력된 비트들을 상기 제1데이터 교환부에서 읽어온 주소와 동일한 주소에 저장하는 제2데이터 교환부; 및상기 2개의 메모리들을 교대로 선택하여 상기 입력과 상기 출력을 수행하는 입출력 인터페이스를 더 포함하는 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 14 |
14
제13항에 있어서,상기 주소 생성부는 상기 버터플라이 연산에 입력될 비트들의 메모리 주소와 상기 버터플라이 연산 후 출력되는 비트들의 메모리 주소를 각각 상기 제1데이터 교환부와 상기 제2데이터 교환부에 제공하는 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 15 |
15
제12항에 있어서,상기 버터플라이는 상기 2n-포인트 고속 퓨리에 변환 연산의 복수의 스테이지들을 하나의 버터플라이로 반복 수행하는 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
| 16 |
16
제12항에 있어서,상기 버터플라이는 데이터 스위칭 회로를 구비하여, 상기 radix-2 버터플라이 연산을 선택하는 신호에 의해 상기 radix-4 버터플라이 회로로 두개의 radix-2 버터플라이 연산을 수행하는 것을 특징으로 하는 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치
|
