| 1 |
1
복수의 버터플라이, 복수의 지연기, 복수의 커뮤테이터, 복수의 상수 복소 곱셈기 및 복수의 복소 곱셈기로 구성된 다단의 처리부를 이용한 고속 푸리에 변환 장치에 있어서, m개의 입력단을 가진 기수-m(Radix-m, m은 짝수)인 제1 버터플라이와, 상기 제1 버터플라이의 출력단 중 일부에 연결되는 복수의 상수 복소 곱셈기를 포함하고, 홀수 번째 출력단들은 제1 패스로 연결되고 짝수 번째 출력단들은 제2 패스로 연결되는 제1단 처리부; 및상기 제1 패스에 위치하는 기수-m/2인 제2 버터플라이, 상기 제1 패스에 위치하는 복수의 상수 복소 곱셈기, 상기 제2 패스에 위치하는 기수-m/2인 제3 버터플라이와 상기 제2 패스에 위치하는 복수의 복소 곱셈기를 포함하는 제2단 처리부를 포함하는 고속 푸리에 변환 장치
|
| 2 |
2
제1항에 있어서, 기수-m/4인 복수의 제4 버터플라이를 포함하는 중간 처리부가 다단으로 구성되고, 상기 고속 푸리에 변환 장치의 연산 수준에 따라 상기 제2단 처리부의 출력이 지나게 될 중간 처리부를 선택하는 선택 처리부; 및기수-m/4인 복수의 제5 버터플라이와, 상기 복수의 제5 버터플라이 각각에서의 복수의 입력단 중 일부에 선택적으로 연결되는 복수의 상수 복소 곱셈기를 포함하는 제3단처리부를 더 포함하고, 상기 복수의 제5 버터플라이의 복수의 입력단 중 하나에 선택적으로 연결되는 상기 상수 복소 곱셈기는 트위들 팩터를 곱할 필요가 없는 신호 또는 트위들 팩터 1이 곱해진 신호가 입력되는 입력단을 제외한 나머지 하나의 입력단에 연결되는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 3 |
3
제2항에 있어서, 상기 선택 처리부는기수-2인 4개의 제4 버터플라이를 포함하는 중간 처리부를 2단으로 구성하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 4 |
4
제3항에 있어서, 상기 중간 처리부는상기 4개의 제4 버터플라이 각각의 2개의 출력단 각각에 연결되어, 상기 중간 처리부 입력단의 신호와 해당 버터플라이 출력단의 신호 중 하나를 선택하여 출력하는 8개의 먹스를 더 포함하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 5 |
5
제4항에 있어서, 상기 중간처리부는상기 4개의 제4 버터플라이 각각에 연결된 4개의 커뮤테이터; 및상기 4개의 커뮤테이터 각각의 2개의 입력단 중 하나와 2개의 출력단 중 하나에 선택적으로 연결된 8개의 지연기를 더 포함하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 6 |
6
제3항에 있어서, 상기 선택 처리부는상기 고속 푸리에 변환 장치가 64-포인트 연산을 수행하는 경우, 상기 제2단 처리부의 출력을 상기 중간처리부를 거치지 않고 상기 제3단 처리부로 전달하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 7 |
7
제3항에 있어서, 상기 선택 처리부는상기 고속 푸리에 변환 장치가 128-포인트 연산을 수행하는 경우, 상기 제2단 처리부의 출력을 상기 중간 처리부 중 하나의 단을 거치게한 후 상기 제3단 처리부로 전달하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 8 |
8
제3항에 있어서, 상기 선택 처리부는상기 고속 푸리에 변환 장치가 256-포인트 연산을 수행하는 경우, 상기 제2단 처리부의 출력을 상기 중간 처리부 두 개의 단을 모두 거치게한 후 상기 제3단 처리부로 전달하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 9 |
9
제2항에 있어서, 상기 제3단 처리부는기수-2인 4개의 제5 버터플라이;상기 4개의 제5 버터플라이 각각의 복수의 입력단 중 하나의 입력단에 연결된 4개의 상수 복소 곱셈기; 및상기 4개의 상수 복소 곱셈기 각각의 출력단에 연결되어, 해당 복소 곱셈기 의 입력단의 신호와 출력단의 신호 중 하나를 선택하여 출력하는 4개의 먹스를 포함하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 10 |
10
제9항에 있어서, 상기 제3단 처리부는상기 4개의 제5 버터플라이 각각에 연결된 4개의 커뮤테이터; 및상기 4개의 커뮤테이터 각각의 2개의 입력단 중 하나와 2개의 출력단 중 하나에 선택적으로 연결된 8개의 지연기를 더 포함하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 11 |
11
제1항에 있어서, 상기 제1단 처리부는기수-8인 제1 버터플라이; 및 상기 제1 버터플라이의 출력단에 연결된 7개의 상수 복소 곱셈기를 포함하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 12 |
12
제1항에 있어서, 상기 제1 패스에 위치하는 복수의 상수 복소 곱셈기는 128-포인트 트위들 팩터를 연산하기 위한 상수 복소 곱셈기이고, 상기 제2 패스에 위치하는 복수의 복소 곱셈기는 256-포인트 트위들 팩터를 연산하기 위한 복소 곱셈기인 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 13 |
13
제1항에 있어서, 상기 제2단 처리부는상기 제1 패스에 위치하는 기수-4인 제2 버터플라이;상기 제1 패스에 위치하며 상기 제2 버터플라이 출력단에 연결되는 4개의 상수 복소 곱셈기;상기 제2 패스에 위치하는 기수-4인 제3 버터플라이;상기 제2 패스에 위치하며 상기 제3 버터플라이 출력단에 연결되는 4개의 복소 곱셈기를 포함하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
| 14 |
14
제13항에 있어서, 상기 제2단 처리부는상기 제1 패스에 위치하며 상기 제2 버터플라이 입력단에 연결되는 복수의 제1 지연기;상기 제1 패스에 위치하며 복수의 제1 지연기의 입력단에 연결되는 제1 커뮤테이터;상기 제1 패스에 위치하며 상기 제1 커뮤테이터의 입력단에 연결되는 복수의 제2 지연기;상기 제2 패스에 위치하며 상기 제3 버터플라이 입력단에 연결되는 복수의 제3 지연기;상기 제2 패스에 위치하며 복수의 제3 지연기의 입력단에 연결되는 제2 커뮤테이터;상기 제2 패스에 위치하며 상기 제2 커뮤테이터의 입력단에 연결되는 복수의 제4 지연기를 포함하는 것을 특징으로 하는 고속 푸리에 변환 장치
|
