맞춤기술찾기
이전대상기술
매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법
- 기술번호 : KST2015187862
- 담당센터 : 서울서부기술혁신센터
- 전화번호 : 02-6124-6930
| 요약 | 본 발명은 SOI 기판의 매몰산화막과 같은 매몰절연막에 양의 전하 혹은 음의 전하를 생성하는 불순물을 주입하여 고정 전하층을 형성함으로써, 이를 통해 문턱전압이 조절되도록 하는 트랜지스터 및 그 제조방법을 제공한다. |
|---|---|
| Int. CL | H01L 29/78 (2006.01) H01L 21/336 (2006.01) |
| CPC | H01L 29/41741(2013.01) H01L 29/41741(2013.01) H01L 29/41741(2013.01) H01L 29/41741(2013.01) |
| 출원번호/일자 | 1020110092954 (2011.09.15) |
| 출원인 | 서강대학교산학협력단 |
| 등록번호/일자 | 10-1286704-0000 (2013.07.10) |
| 공개번호/일자 | 10-2013-0029599 (2013.03.25) 문서열기 |
| 공고번호/일자 | (20130716) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2011.09.15) |
| 심사청구항수 | 11 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 최우영 | 대한민국 | 서울특별시 동작구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 권오준 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서강대학교산학협력단 | 서울특별시 마포구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2011.09.15 | 수리 (Accepted) | 1-1-2011-0717439-18 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.04.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2012.05.21 | 수리 (Accepted) | 9-1-2012-0038895-19 |
| 4 | 의견제출통지서 Notification of reason for refusal |
2012.12.07 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0747819-94 |
| 5 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2013.02.06 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0111664-18 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2013.02.06 | 수리 (Accepted) | 1-1-2013-0111729-87 |
| 7 | 등록결정서 Decision to grant |
2013.06.05 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0390843-41 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 매몰절연막;상기 매몰절연막 상의 상부 반도체층에 채널영역을 사이에 두고 서로 이격되어 형성된 소스 영역과 드레인 영역;상기 채널영역 상에 형성된 게이트 절연막; 및상기 게이트 절연막 상에 형성된 게이트를 포함하여 구성되되,상기 매몰절연막에는 양의 전하 혹은 음의 전하를 생성하는 제 1 불순물이 주입된 제 1 고정 전하층을 갖고,상기 소스 영역과 상기 드레인 영역은 도전형이 서로 반대로 형성된 것을 특징으로 하는 트랜지스터 |
| 2 |
2 제 1 항에 있어서,상기 제 1 고정 전하층은 상기 상부 반도체층과 접한 상기 매몰절연막의 부위에 형성된 것을 특징으로 하는 트랜지스터 |
| 3 |
3 삭제 |
| 4 |
4 제 1 항 또는 제 2 항에 있어서,상기 게이트 절연막에도 양의 전하 혹은 음의 전하를 생성하는 제 2 불순물이 주입된 제 2 고정 전하층을 갖는 것을 특징으로 하는 트랜지스터 |
| 5 |
5 제 4 항에 있어서,상기 매몰절연막 및 상기 게이트 절연막은 실리콘 산화막이고,상기 상부 반도체층은 실리콘층이고,상기 제 1 불순물 및 상기 제 2 불순물은 동일한 물질로 상기 실리콘 산화막과 반응하여 동일한 양의 전하 혹은 음의 전하를 생성하는 것을 특징으로 하는 트랜지스터 |
| 6 |
6 매몰절연막을 갖는 반도체 기판의 상부 반도체층에 소자가 형성될 하나 이상의 액티브 영역을 정의하고 소자 간 격리를 위한 격리 절연막을 형성하는 제 1 단계;상기 격리 절연막으로 정의된 상기 액티브 영역 중 일부만 열고 나머지 부분은 가리도록 불순물주입방지마스크를 형성하고 불순물을 주입하여 열린 액티브 영역의 하부에 있는 매몰절연막에 고정 전하층을 형성하는 제 2 단계;상기 불순물주입방지마스크를 제거 후 상기 액티브 영역을 이루는 상부 반도체층 상에 게이트 절연막을 형성하는 제 3 단계;상기 게이트 절연막 상에 게이트 물질을 증착하고 식각하여 게이트를 형성하는 제 4 단계; 및이온주입공정으로 소스 영역 및 드레인 영역을 형성하는 제 5 단계를 포함하여 구성되되,상기 제 5 단계는 상기 소스 영역 및 상기 드레인 영역을 제 3의 불순물주입방지마스크로 교대로 가리며 서로 다른 불순물을 주입하여 형성하는 것을 특징으로 하는 트랜지스터의 제조방법 |
| 7 |
7 제 6 항에 있어서,상기 제 2 단계와 상기 제 3 단계 사이에는 상기 불순물주입방지마스크를 제거한 다음, 상기 액티브 영역 중 다른 부분을 열고 나머지 부분은 가리도록 제 2의 불순물주입방지마스크를 형성하며 제 2의 불순물을 주입하여 열린 상기 액티브 영역의 하부에 있는 매몰절연막에 제 2의 고정 전하층을 형성하는 제 2-1 단계를 한번 이상 반복 진행하는 것을 특징으로 하는 트랜지스터의 제조방법 |
| 8 |
8 제 7 항에 있어서,상기 제 2 단계에서 주입되는 불순물 및 상기 제 2-1 단계로 반복할 때마다 주입되는 불순물은 도즈량, 종류, 주입에너지 및 주입방향 중 선택된 어느 하나 이상을 달리하며 주입되는 것을 특징으로 하는 트랜지스터의 제조방법 |
| 9 |
9 제 8 항에 있어서,상기 제 2 단계 및 상기 제 2-1 단계로 반복되는 각 단계마다 상기 불순물을 주입하기 직전에 드러난 상기 상부 반도체층 상에 희생 절연막을 더 형성하고, 상기 불순물을 주입한 이후에는 상기 희생 절연막을 제거하는 단계를 더 추가한 것을 특징으로 하는 트랜지스터의 제조방법 |
| 10 |
10 삭제 |
| 11 |
11 매몰절연막을 갖는 반도체 기판의 상부 반도체층에 소자가 형성될 액티브 영역을 정의하고 소자 간 격리를 위한 격리 절연막을 형성하는 제 1 단계;상기 격리 절연막 사이로 드러난 상기 상부 반도체층 상에 게이트 절연막을 형성하는 제 2 단계;상기 격리 절연막으로 정의된 상기 액티브 영역 중 일부만 열고 나머지 부분은 가리도록 불순물주입방지마스크를 형성하고 에너지를 달리하며 불순물을 주입하여 열린 액티브 영역의 상부 반도체층 상하 양측에 위치한 게이트 절연막 및 매몰절연막에 각각 고정 전하층을 형성하는 제 3 단계;상기 불순물주입방지마스크를 제거 후 상기 기판 전면에 게이트 물질을 증착하고 식각하여 게이트를 형성하는 제 4 단계; 및이온주입공정으로 소스 영역 및 드레인 영역을 형성하는 제 5 단계를 포함하여 구성되되,상기 제 5 단계는 상기 소스 영역 및 상기 드레인 영역을 제 3의 불순물주입방지마스크로 교대로 가리며 서로 다른 불순물을 주입하여 형성하는 것을 특징으로 하는 트랜지스터의 제조방법 |
| 12 |
12 제 11 항에 있어서,상기 제 3 단계와 상기 제 4 단계 사이에는 상기 불순물주입방지마스크를 제거한 다음, 상기 액티브 영역 중 다른 부분을 열고 나머지 부분은 가리도록 제 2의 불순물주입방지마스크를 형성하고 에너지를 달리하며 제 2의 불순물을 주입하여 열린 액티브 영역의 상부 반도체층 상하 양측에 위치한 게이트 절연막 및 매몰절연막에 각각 고정 전하층을 형성하는 제 3-1 단계를 한번 이상 반복 진행하는 것을 특징으로 하는 트랜지스터의 제조방법 |
| 13 |
13 제 12 항에 있어서,상기 제 3 단계에서 주입되는 불순물 및 상기 제 3-1 단계로 반복할 때마다 주입되는 불순물은 도즈량, 종류, 주입에너지 및 주입방향 중 선택된 어느 하나 이상을 달리하며 주입되는 것을 특징으로 하는 트랜지스터의 제조방법 |
| 14 |
14 삭제 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 지식경제부 | 서강대학교산학협력단 | 대학 IT연구센터 육성지원사업 | 차세대 융복합 시스템용 아날로그 IP핵심설계기술 개발 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1286704-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20110915 출원 번호 : 1020110092954 공고 연월일 : 20130716 공고 번호 : 특허결정(심결)연월일 : 20130605 청구범위의 항수 : 11 유별 : H01L 29/78 발명의 명칭 : 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 존속기간(예정)만료일 : 20180711 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 237,000 원 | 2013년 07월 10일 | 납입 |
| 제 4 년분 | 금 액 | 203,320 원 | 2016년 07월 13일 | 납입 |
| 제 5 년분 | 금 액 | 203,320 원 | 2017년 07월 19일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2011.09.15 | 수리 (Accepted) | 1-1-2011-0717439-18 |
| 2 | 선행기술조사의뢰서 | 2012.04.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2012.05.21 | 수리 (Accepted) | 9-1-2012-0038895-19 |
| 4 | 의견제출통지서 | 2012.12.07 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0747819-94 |
| 5 | [명세서등 보정]보정서 | 2013.02.06 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0111664-18 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2013.02.06 | 수리 (Accepted) | 1-1-2013-0111729-87 |
| 7 | 등록결정서 | 2013.06.05 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0390843-41 |
| 8 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 9 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1415128784 |
|---|---|
| 세부과제번호 | H0301-13-1007 |
| 연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
| 성과구분 | 등록 |
| 부처명 | 미래창조과학부 |
| 연구관리전문기관명 | |
| 연구주관기관명 | |
| 성과제출연도 | 2013 |
| 연구기간 | 201006~201312 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415115183 |
|---|---|
| 세부과제번호 | C1090-1101-0003 |
| 연구과제명 | 아날로그 IP 설계기술 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 |
| 연구주관기관명 | 서강대학교 산학협력단 |
| 성과제출연도 | 2011 |
| 연구기간 | 201006~201312 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020130168450] | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | 새창보기 |
|---|---|---|
| [1020130167249] | 측면 확산 ＭＯＳ 소자 및 그의 제조 방법 | 새창보기 |
| [1020130154405] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020130154142] | 파이프라인 ＡＤＣ | 새창보기 |
| [1020130118683] | 디시-디시 벅 컨버터 | 새창보기 |
| [1020130114936] | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | 새창보기 |
| [1020130083327] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
| [1020130066455] | 주파수 고정 장치 | 새창보기 |
| [1020130063276] | 클록 및 데이터 복원 장치 | 새창보기 |
| [1020130063271] | 멀티채널 인터페이스 장치 | 새창보기 |
| [1020130054983] | 디지털 위상 고정 루프 장치 | 새창보기 |
| [1020130044025] | 디지털 위상 고정 루프 회로 | 새창보기 |
| [1020130023136] | ESD 보호회로 | 새창보기 |
| [1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020130017211] | 저전압 적분기 회로 | 새창보기 |
| [1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
| [1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ＡＤＣ | 새창보기 |
| [1020120005252] | 채널 간 부정합 문제를 최소화한 ４채널 파이프라인 ＳＡＲ ＡＤＣ | 새창보기 |
| [1020110134603] | 데이터 통신 수신기용 적응형 등화기 | 새창보기 |
| [1020110131223] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
| [1020110120542] | 위상 주파수 검출 방법 및 장치 | 새창보기 |
| [1020110120541] | 적응형 등화기 및 그 제어 방법 | 새창보기 |
| [1020110119776] | 비휘발성 메모리 소자를 포함하는 다치 논리 장치 | 새창보기 |
| [1020110112308] | 정전기 방전 보호 장치 | 새창보기 |
| [1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
| [1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
| [1020110103277] | 아날로그-디지털 변환 장치 및 방법 | 새창보기 |
| [1020110095906] | 초음파 진단 장치의 아날로그 빔포머 | 새창보기 |
| [1020110095443] | 유에스비 주변 장치 및 그의 송신 전력 감소 방법 | 새창보기 |
| [1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020110090495] | 비대칭 Ｈ형 전기기계 메모리 소자 | 새창보기 |
| [1020110090485] | 비대칭 Ｔ형 전기기계 메모리 소자 | 새창보기 |
| [1020110087847] | 논리 장치 및 논리 장치의 동작 방법 | 새창보기 |
| [1020110082933] | 저전력 고속의 송수신 장치 | 새창보기 |
| [1020110082461] | ＥＭＩ 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
| [1020110080686] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110077687] | 발광 다이오드 구동 장치 및 방법 | 새창보기 |
| [1020110071900] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
| [1020110064286] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
| [1020110058285] | 오프셋 전압 보상 기능을 갖는 발광 다이오드 구동 장치 | 새창보기 |
| [1020110057378] | 조명구동장치 | 새창보기 |
| [1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020110056421] | ＣＤＳ를 이용한 ＡＤＣ 및 이를 이용한 ＡＤ 변환방법 | 새창보기 |
| [1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
| [1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
| [1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ＡＤＣ | 새창보기 |
| [1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ＡＤＣ (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
| [1020100079077] | 이차원 ＩＮＬ ｂｏｕｎｄｅｄ 스위칭 기법을 사용하는 ＤＡＣ (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
| [1020100075309] | 커패시터 및 증폭기를 공유하는 ＡＤＣ (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
| [1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 ＤＡＣ (Current steering DAC based on a multi-local matching technique) | 새창보기 |
| [1020100027825] | 가변 이득 증폭기를 갖는 ＡＤＣ (ADC using Variable Gain Amplifier) | 새창보기 |
| [1020100011084] | CMOS 이미지 센서 | 새창보기 |
| [1020100002352] | 디스플레이 및 모바일용 PMIC 및 BMIC 개발의 사업수행 결과로서 취득한 지식재산권 및 기타 노하우 | 새창보기 |
| [1020090073823] | Ｍ－ＰＡＭ 시그널링 방법 및 그에 따른 Ｍ－ＰＡＭ 드라이버, 수신기(M-PAM SIGNALLING METHOD AND M-PAM DRIVER AND RECEIVER THEREOF) | 새창보기 |
| [1020090039551] | 아날로그/디지털 변환기 용 저전력 저역입력 잡음 비교기 회로 | 새창보기 |
| [1020090039419] | 저전압 용 디지털 차동 신호 송신기 회로 | 새창보기 |
| [1020080106937] | 동작영역이 넓은 디지털제어발진기 | 새창보기 |
중요키워드
| [KST2016011852][서강대학교] | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법(SiC MOSFET for decreasing electric field of bottom oxide and method for manufacturing thereof) | 새창보기 |
|---|---|---|
| [KST2015000937][서강대학교] | 전력 ＭＯＳＦＥＴ 및 이의 제조 방법 | 새창보기 |
| [KST2015014877][서강대학교] | 나노사이즈의 게이트 오프닝 홀을 구비하는 세로형 유기트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2019013262][서강대학교] | 방사선 저항성 금속산화물 반도체 소재, 이의 선별방법 및 전자기기의 방사선 내구성 평가방법 | 새창보기 |
| [KST2014034391][서강대학교] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
| [KST2014034406][서강대학교] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [KST2017008293][서강대학교] | 터널링 전계효과 트랜지스터를 이용한 1T 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이(CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR, FABRICATION METHOD THEREOF AND MEMORY ARRAY USING THE SAME) | 새창보기 |
| [KST2015187872][서강대학교] | 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2023003968][서강대학교] | 전력 반도체 소자 | 새창보기 |
| [KST2019025651][서강대학교] | 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2022024588][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
| [KST2022001056][서강대학교] | 실리콘카바이드 트랜지스터 및 이의 제조방법 | 새창보기 |
| [KST2014034375][서강대학교] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
| [KST2015187968][서강대학교] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2014046453][서강대학교] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2014023022][서강대학교] | 트랩을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2019025627][서강대학교] | 터널링 전계효과 트랜지스터 및 제조 방법 | 새창보기 |
| [KST2022007452][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
| [KST2022017458][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
| [KST2014058698][서강대학교] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
| [KST2015187818][서강대학교] | 세로형 유기 박막 트랜지스터 및 이의 제조방법 | 새창보기 |
| [KST2015187974][서강대학교] | 측면 확산 ＭＯＳ 소자 및 그의 제조 방법 | 새창보기 |
| [KST2018008561][서강대학교] | 도핑된 유기물 박막을 포함한 트랜지스터 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|