맞춤기술찾기

이전대상기술

채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC

  • 기술번호 : KST2015187889
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 4채널 파이프라인 SAR ADC에 관한 것으로서, 병렬로 연결된 4개 채널의 SAR ADC들로 구성된 제1 SAR ADC, 제1 SAR ADC의 출력단에 연결되며 분리된 2쌍의 입력단을 갖는 4개 채널에서 공유된 하나의 잔류전압 증폭기, 잔류전압 증폭기에서 증폭된 잔류전압을 샘플링 하는 병렬로 연결된 4개 채널의 SAR ADC들로 구성된 제2 SAR ADC, 및 제1 SAR ADC와 제2 SAR ADC로부터 출력되는 디지털 출력의 오차를 보정하는 디지털 교정 회로를 포함하고 SAR ADC와 잔류전압 증폭기를 위한 각각의 분리된 두 종류의 기준전압을 생성하는 것을 특징으로 하며, T-I 구조에서의 채널 간 오프셋 부정합 문제, 이득 부정합 문제 및 샘플링 타이밍 부정합 문제를 최소화하며 채널 간 간섭에 의한 기준전압 불안정 문제를 해결하고, 전력소모를 최소화할 수 있다.
Int. CL H03M 1/38 (2006.01)
CPC H03M 1/1205(2013.01) H03M 1/1205(2013.01) H03M 1/1205(2013.01) H03M 1/1205(2013.01) H03M 1/1205(2013.01)
출원번호/일자 1020120005252 (2012.01.17)
출원인 서강대학교산학협력단
등록번호/일자 10-1287097-0000 (2013.07.10)
공개번호/일자
공고번호/일자 (20130716) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.01.17)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 대한민국 서울특별시 마포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이승훈 대한민국 서울 용산구
2 박혜림 대한민국 서울 서대문구
3 남상필 대한민국 경북 포항시 남구
4 송정은 대한민국 서울 강서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인충현 대한민국 서울특별시 서초구 동산로 **, *층(양재동, 베델회관)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 서울특별시 마포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.01.17 수리 (Accepted) 1-1-2012-0043099-57
2 선행기술조사의뢰서
Request for Prior Art Search
2012.09.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.10.24 수리 (Accepted) 9-1-2012-0080193-17
4 의견제출통지서
Notification of reason for refusal
2013.01.22 발송처리완료 (Completion of Transmission) 9-5-2013-0044323-40
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2013.03.22 수리 (Accepted) 1-1-2013-0250030-53
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.04.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0338047-69
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.04.18 수리 (Accepted) 1-1-2013-0338042-31
8 등록결정서
Decision to grant
2013.06.27 발송처리완료 (Completion of Transmission) 9-5-2013-0446651-28
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.01.11 수리 (Accepted) 4-1-2017-5005781-67
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.01.22 수리 (Accepted) 4-1-2019-5014626-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
병렬로 연결된 4개 채널의 SAR ADC들로 구성된 제1 SAR ADC;상기 제1 SAR ADC의 출력단에 연결되며 분리된 2쌍의 입력단을 갖는 4개 채널에서 공유된 하나의 잔류전압 증폭기;상기 잔류전압 증폭기에서 증폭된 잔류전압을 샘플링 하는 병렬로 연결된 4개 채널의 SAR ADC들로 구성된 제2 SAR ADC; 및상기 제1 SAR ADC와 상기 제2 SAR ADC로부터 출력되는 디지털 출력의 오차를 보정하는 디지털 교정 회로를 포함고하고,상기 제1 SAR ADC와 상기 제2 SAR ADC에 포함되는 SAR ADC들 중에서 첫번째 채널과 세번째 채널에 대응하는 SAR ADC의 SAR 동작 타이밍이 겹치지 않고, 두번째 채널과 네번째 채널에 대응하는 SAR ADC의 SAR 동작 타이밍이 겹치지 않고,상기 첫번째 채널과 세번째 채널에 대응하는 SAR ADC는 하나의 기준전압을 공유하고,상기 두번째 채널과 네번째 채널에 대응하는 SAR ADC는 또 다른 하나의 기준전압을 공유하는 것을 특징으로 하는 4채널 파이프라인 SAR ADC
2 2
삭제
3 3
제1 항에 있어서,상기 잔류전압 증폭기는 상기 SAR ADC들이 사용하는 기준전압과는 다른 사양을 갖는 하나의 기준전압을 사용하는 것을 특징으로 하는 4채널 파이프라인 SAR ADC
4 4
제1 항에 있어서,온-칩 클록 생성회로를 더 포함하고,상기 온-칩 클록 생성회로는 SAR 동작에 사용되는 클록의 듀티 사이클을 조절하는 것을 특징으로 하는 4채널 파이프라인 SAR ADC
5 5
제1 항에 있어서,상기 제1 SAR ADC로 입력되는 입력신호 범위의 절반을 상기 제2 SAR ADC로 입력되는 입력신호로 사용하는 것을 특징으로 하는 4채널 파이프라인 SAR ADC
6 6
제1 항에 있어서,상기 제1 SAR ADC와 상기 제2 SAR ADC는 상기 4채널 파이프라인 SAR ADC 동작 속도의 1/4로 샘플링 동작을 수행하고, 상기 샘플링 클록의 폴링 에지를 외부에서 인가된 클록에 동기시키는 것을 특징으로 하는 4채널 파이프라인 SAR ADC
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 서강대학교 산학협력단 한국연구재단 일반연구자지원사업 선택적 SHA 기반의 저전력 12비트 100MS/s 급 0.13um CMOS ADC 연구
2 지식경제부 서강대학교 산학협력단 지식경제부 대학 IT연구센터 육성지원사업 차세대 융복합 시스템용 아날로그 IP 핵심설계기술 개발