요약 | 측면 확산 MOS 소자 및 그의 제조 방법이 개시된다. 측면 확산 MOS 소자의 제조 방법은, 제 1 도전형 반도체 기판에 이온 주입(ion implantation)을 수행하여 제 1 도전형 반도체 기판의 상단에 제 2 도전형 소스(source) 영역과 제 2 도전형 드레인(drain) 영역을 각각 형성하고, 제 1 도전형 반도체 기판에 이온 주입을 수행하여 제 2 도전형 드레인 영역의 일측에 제 2 도전형 드리프트 영역을 형성하고, 제 2 도전형 소스 영역과 제 2 도전형 드리프트(drift) 영역 간에 위치한 제 1 도전형 반도체 기판의 상부에 제 1 도전형 도핑(doping)을 수행하고, 제 2 도전형 소스 영역과 제 2 도전형 드리프트 영역 간에 위치한 제 1 도전형 반도체 기판의 상부에 산화막을 형성하고, 제 1 도전형 반도체 기판과 산화막 간의 계면에 어닐링(annealing)을 수행하며, 산화막 상단에 금속의 게이트를 형성한다. |
---|---|
Int. CL | H01L 21/336 (2006.01) |
CPC | H01L 29/7816(2013.01) H01L 29/7816(2013.01) H01L 29/7816(2013.01) H01L 29/7816(2013.01) |
출원번호/일자 | 1020130167249 (2013.12.30) |
출원인 | 서강대학교산학협력단 |
등록번호/일자 | 10-1581690-0000 (2015.12.24) |
공개번호/일자 | 10-2015-0078132 (2015.07.08) 문서열기 |
공고번호/일자 | (20151231) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2013.12.30) |
심사청구항수 | 11 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김광수 | 대한민국 | 대전광역시 유성구 |
2 | 송관훈 | 대한민국 | 서울특별시 마포구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 서울특별시 마포구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2013.12.30 | 수리 (Accepted) | 1-1-2013-1205844-80 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2014.07.07 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2014.08.08 | 수리 (Accepted) | 9-1-2014-0063050-12 |
4 | 의견제출통지서 Notification of reason for refusal |
2014.10.31 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0750318-72 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.12.30 | 수리 (Accepted) | 1-1-2014-1279329-80 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2015.01.30 | 수리 (Accepted) | 1-1-2015-0102294-86 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2015.02.27 | 수리 (Accepted) | 1-1-2015-0194937-14 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2015.03.30 | 수리 (Accepted) | 1-1-2015-0307203-49 |
9 | 지정기간연장 관련 안내서 Notification for Extension of Designated Period |
2015.04.08 | 발송처리완료 (Completion of Transmission) | 1-5-2015-0066570-31 |
10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2015.04.30 | 수리 (Accepted) | 1-1-2015-0421275-67 |
11 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2015.04.30 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-0421287-15 |
12 | 의견제출통지서 Notification of reason for refusal |
2015.05.22 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0341916-17 |
13 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2015.07.21 | 수리 (Accepted) | 1-1-2015-0704451-12 |
14 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2015.08.21 | 수리 (Accepted) | 1-1-2015-0811116-19 |
15 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2015.09.21 | 수리 (Accepted) | 1-1-2015-0913845-33 |
16 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2015.10.22 | 수리 (Accepted) | 1-1-2015-1025495-40 |
17 | 지정기간연장 관련 안내서 Notification for Extension of Designated Period |
2015.10.29 | 발송처리완료 (Completion of Transmission) | 1-5-2015-0165855-93 |
18 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2015.11.20 | 수리 (Accepted) | 1-1-2015-1134955-75 |
19 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2015.11.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-1134972-41 |
20 | 등록결정서 Decision to grant |
2015.11.27 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0826311-03 |
21 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
22 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
번호 | 청구항 |
---|---|
1 |
1 제 1 도전형 반도체 기판에 이온 주입(ion implantation)을 수행하여 상기 제 1 도전형 반도체 기판의 상단에 제 2 도전형 소스(source) 영역과 제 2 도전형 드레인(drain) 영역을 각각 형성하는 단계;상기 제 1 도전형 반도체 기판에 이온 주입을 수행하여 상기 제 2 도전형 드레인 영역의 일측에 제 2 도전형 드리프트 영역을 형성하는 단계;상기 제 2 도전형 소스 영역과 상기 제 2 도전형 드리프트(drift) 영역 간에 위치한 상기 제 1 도전형 반도체 기판의 상부에 제 1 도전형 도핑(doping)을 수행하는 단계;상기 제 2 도전형 소스 영역과 상기 제 2 도전형 드리프트 영역 간에 위치한 상기 제 1 도전형 반도체 기판의 상부에 산화막을 형성하는 단계;상기 제 1 도전형 반도체 기판과 상기 산화막 간의 계면에 어닐링(annealing)을 수행하는 단계; 및상기 산화막 상단에 금속의 게이트를 형성하는 단계;를 포함하고,상기 제 1 도전형 도핑은,채널(channel) 영역의 억셉터(acceptor) 농도를 증가시켜 임계 전압(threshold voltage)의 감소를 보상함으로써 정상-오프(normally off) 특성을 유지시키며, 유효 전하(effective charge)에 비례하여 요구되는 도핑 농도를 고려하여 수행되는 것을 특징으로 하는 측면 확산(lateral diffusion) MOS 소자의 제조 방법 |
2 |
2 삭제 |
3 |
3 제 1 항에 있어서,상기 제 1 도전형 도핑은,상기 제 2 도전형 소스 영역과 상기 제 2 도전형 드리프트 영역 간에 위치한 상기 제 1 도전형 반도체 기판의 상부의 소정 깊이만큼만 수행됨으로써, 도핑된 영역이 상기 제 1 도전형 반도체 기판보다 상대적으로 높은 농도를 갖도록 하는 것을 특징으로 하는 측면 확산 MOS 소자의 제조 방법 |
4 |
4 제 3 항에 있어서,상기 소정 깊이는,상기 산화막 하부에 적어도 매몰 채널(buried channel)이 형성되지 않는 깊이 이상으로 설정되는 것을 특징으로 하는 측면 확산 MOS 소자의 제조 방법 |
5 |
5 삭제 |
6 |
6 제 1 항에 있어서,상기 어닐링을 수행하는 단계는,NO 또는 N2O에 의한 N-패시베이션(passivation)에 의해 N이 상기 제 1 도전형 반도체 기판과 상기 산화막 간의 계면에 침투하여 계면 결함을 제거하는 것을 특징으로 하는 측면 확산 MOS 소자의 제조 방법 |
7 |
7 제 6 항에 있어서,상기 제 1 도전형 도핑은,상기 N-패시베이션에 의해 발생하는 임계 전압의 변화를 고려하여 도핑 농도를 조절함으로써 수행되는 것을 특징으로 하는 측면 확산 MOS 소자의 제조 방법 |
8 |
8 제 1 도전형 반도체 기판;이온 주입에 의해 상기 제 1 도전형 반도체 기판의 상단에 각각 형성된 제 2 도전형 소스 영역 및 제 2 도전형 드레인 영역;이온 주입에 의해 상기 제 1 도전형 반도체 기판의 상단 및 상기 제 2 도전형 드레인 영역의 일측에 형성된 제 2 도전형 드리프트 영역;상기 제 2 도전형 소스 영역과 상기 제 2 도전형 드리프트 영역 간에 위치한 상기 제 1 도전형 반도체 기판의 상부에 형성된 산화막; 및상기 산화막 상단에 형성된 금속 게이트;를 포함하되,상기 산화막의 형성 전에, 상기 제 2 도전형 소스 영역과 상기 제 2 도전형 드리프트 영역 간에 위치한 상기 제 1 도전형 반도체 기판의 상부에 제 1 도전형 도핑을 수행하고,상기 금속 게이트의 형성 전에, 상기 제 1 도전형 반도체 기판과 상기 산화막 간의 계면에 어닐링을 수행하며,상기 제 1 도전형 도핑은,채널 영역의 억셉터 농도를 증가시켜 임계 전압의 감소를 보상함으로써 정상-오프 특성을 유지시키며, 유효 전하에 비례하여 요구되는 도핑 농도를 고려하여 수행되는 것을 특징으로 하는 측면 확산 MOS 소자 |
9 |
9 삭제 |
10 |
10 제 8 항에 있어서,상기 제 1 도전형 도핑은,상기 제 2 도전형 소스 영역과 상기 제 2 도전형 드리프트 영역 간에 위치한 상기 제 1 도전형 반도체 기판의 상부의 소정 깊이만큼만 수행됨으로써, 도핑된 영역이 상기 제 1 도전형 반도체 기판보다 상대적으로 높은 농도를 갖도록 하는 것을 특징으로 하는 측면 확산 MOS 소자 |
11 |
11 제 10 항에 있어서,상기 소정 깊이는,상기 산화막 하부에 적어도 매몰 채널이 형성되지 않는 깊이 이상으로 설정되는 것을 특징으로 하는 측면 확산 MOS 소자 |
12 |
12 삭제 |
13 |
13 제 8 항에 있어서,상기 어닐링은,NO 또는 N2O에 의한 N-패시베이션에 의해 N이 상기 제 1 도전형 반도체 기판과 상기 산화막 간의 계면에 침투하여 계면 결함을 제거하는 것을 특징으로 하는 측면 확산 MOS 소자 |
14 |
14 제 13 항에 있어서,상기 제 1 도전형 도핑은,상기 N-패시베이션에 의해 발생하는 임계 전압의 변화를 고려하여 도핑 농도를 조절함으로써 수행되는 것을 특징으로 하는 측면 확산 MOS 소자 |
15 |
15 제 8 항에 있어서,상기 제 1 도전형은 P형이고,상기 제 2 도전형은 N형이며,상기 MOS 소자는 SiC 측면 확산 MOSFET인 것을 특징으로 하는 측면 확산 MOS 소자 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 미래창조과학부 | 서강대학교 산학협력단 | 정보통신기술인력양성 | 아날로그IP설계기술 |
특허 등록번호 | 10-1581690-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20131230 출원 번호 : 1020130167249 공고 연월일 : 20151231 공고 번호 : 특허결정(심결)연월일 : 20151127 청구범위의 항수 : 11 유별 : H01L 21/336 발명의 명칭 : 측면 확산 MOS 소자 및 그의 제조 방법 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
제 1 - 3 년분 | 금 액 | 237,000 원 | 2015년 12월 28일 | 납입 |
제 4 년분 | 금 액 | 141,000 원 | 2018년 10월 04일 | 납입 |
제 5 년분 | 금 액 | 141,000 원 | 2019년 09월 26일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2013.12.30 | 수리 (Accepted) | 1-1-2013-1205844-80 |
2 | 선행기술조사의뢰서 | 2014.07.07 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2014.08.08 | 수리 (Accepted) | 9-1-2014-0063050-12 |
4 | 의견제출통지서 | 2014.10.31 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0750318-72 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.12.30 | 수리 (Accepted) | 1-1-2014-1279329-80 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2015.01.30 | 수리 (Accepted) | 1-1-2015-0102294-86 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2015.02.27 | 수리 (Accepted) | 1-1-2015-0194937-14 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2015.03.30 | 수리 (Accepted) | 1-1-2015-0307203-49 |
9 | 지정기간연장 관련 안내서 | 2015.04.08 | 발송처리완료 (Completion of Transmission) | 1-5-2015-0066570-31 |
10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2015.04.30 | 수리 (Accepted) | 1-1-2015-0421275-67 |
11 | [명세서등 보정]보정서 | 2015.04.30 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-0421287-15 |
12 | 의견제출통지서 | 2015.05.22 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0341916-17 |
13 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2015.07.21 | 수리 (Accepted) | 1-1-2015-0704451-12 |
14 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2015.08.21 | 수리 (Accepted) | 1-1-2015-0811116-19 |
15 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2015.09.21 | 수리 (Accepted) | 1-1-2015-0913845-33 |
16 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2015.10.22 | 수리 (Accepted) | 1-1-2015-1025495-40 |
17 | 지정기간연장 관련 안내서 | 2015.10.29 | 발송처리완료 (Completion of Transmission) | 1-5-2015-0165855-93 |
18 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2015.11.20 | 수리 (Accepted) | 1-1-2015-1134955-75 |
19 | [명세서등 보정]보정서 | 2015.11.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-1134972-41 |
20 | 등록결정서 | 2015.11.27 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0826311-03 |
21 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
22 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
기술정보가 없습니다 |
---|
과제고유번호 | 1415128784 |
---|---|
세부과제번호 | H0301-13-1007 |
연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2013 |
연구기간 | 201006~201312 |
기여율 | 1 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
[1020130168450] | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | 새창보기 |
---|---|---|
[1020130167249] | 측면 확산 MOS 소자 및 그의 제조 방법 | 새창보기 |
[1020130154405] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
[1020130154142] | 파이프라인 ADC | 새창보기 |
[1020130118683] | 디시-디시 벅 컨버터 | 새창보기 |
[1020130114936] | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | 새창보기 |
[1020130083327] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
[1020130066455] | 주파수 고정 장치 | 새창보기 |
[1020130063276] | 클록 및 데이터 복원 장치 | 새창보기 |
[1020130063271] | 멀티채널 인터페이스 장치 | 새창보기 |
[1020130054983] | 디지털 위상 고정 루프 장치 | 새창보기 |
[1020130044025] | 디지털 위상 고정 루프 회로 | 새창보기 |
[1020130023136] | ESD 보호회로 | 새창보기 |
[1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020130017211] | 저전압 적분기 회로 | 새창보기 |
[1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
[1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ADC | 새창보기 |
[1020120005252] | 채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC | 새창보기 |
[1020110134603] | 데이터 통신 수신기용 적응형 등화기 | 새창보기 |
[1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
[1020110095906] | 초음파 진단 장치의 아날로그 빔포머 | 새창보기 |
[1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[1020110090485] | 비대칭 T형 전기기계 메모리 소자 | 새창보기 |
[1020110082461] | EMI 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
[1020110080686] | ESD 보호소자 | 새창보기 |
[1020110071900] | ESD 보호소자 | 새창보기 |
[1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
[1020110064286] | ESD 보호소자 | 새창보기 |
[1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
[1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ADC (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
[1020100079077] | 이차원 INL bounded 스위칭 기법을 사용하는 DAC (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
[1020100075309] | 커패시터 및 증폭기를 공유하는 ADC (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
[1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 DAC (Current steering DAC based on a multi-local matching technique) | 새창보기 |
[1020100027825] | 가변 이득 증폭기를 갖는 ADC (ADC using Variable Gain Amplifier) | 새창보기 |
[1020100002352] | 디스플레이 및 모바일용 PMIC 및 BMIC 개발의 사업수행 결과로서 취득한 지식재산권 및 기타 노하우 | 새창보기 |
[KST2016011852][서강대학교] | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법(SiC MOSFET for decreasing electric field of bottom oxide and method for manufacturing thereof) | 새창보기 |
---|---|---|
[KST2015000937][서강대학교] | 전력 MOSFET 및 이의 제조 방법 | 새창보기 |
[KST2014034391][서강대학교] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
[KST2015187872][서강대학교] | 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2014034375][서강대학교] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
[KST2015187968][서강대학교] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
[KST2014046453][서강대학교] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
[KST2014023022][서강대학교] | 트랩을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
[KST2015187862][서강대학교] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2014058698][서강대학교] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
심판사항 정보가 없습니다 |
---|