요약 | 본 발명은 SAR ADC에 관한 것으로서 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며, 저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정하는 것을 특징으로 함으로써, 커패시터-저항 하이브리드 DAC 내 요구되는 커패시터의 수를 최소화하여 전체 SAR ADC의 면적 및 전력소모를 최소화시킬 수 있다. |
---|---|
Int. CL | H03M 1/12 (2006.01) H03M 1/66 (2006.01) |
CPC | H03M 1/403(2013.01) H03M 1/403(2013.01) H03M 1/403(2013.01) H03M 1/403(2013.01) H03M 1/403(2013.01) |
출원번호/일자 | 1020130083327 (2013.07.16) |
출원인 | 서강대학교산학협력단 |
등록번호/일자 | 10-1512098-0000 (2015.04.08) |
공개번호/일자 | 10-2015-0009185 (2015.01.26) 문서열기 |
공고번호/일자 | (20150414) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2013.07.16) |
심사청구항수 | 12 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이승훈 | 대한민국 | 서울 용산구 |
2 | 김용민 | 대한민국 | 인천 남동구 |
3 | 신용진 | 대한민국 | 서울 마포구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2013.07.16 | 수리 (Accepted) | 1-1-2013-0638263-73 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2014.04.04 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2014.05.13 | 수리 (Accepted) | 9-1-2014-0038159-14 |
4 | 의견제출통지서 Notification of reason for refusal |
2014.07.28 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0510581-01 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.09.26 | 수리 (Accepted) | 1-1-2014-0916513-71 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.10.27 | 수리 (Accepted) | 1-1-2014-1024511-81 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.11.27 | 수리 (Accepted) | 1-1-2014-1149407-83 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.12.26 | 수리 (Accepted) | 1-1-2014-1263289-22 |
9 | 지정기간연장 관련 안내서 Notification for Extension of Designated Period |
2015.01.04 | 발송처리완료 (Completion of Transmission) | 1-5-2015-0000426-40 |
10 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2015.01.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-0094477-01 |
11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2015.01.28 | 수리 (Accepted) | 1-1-2015-0094455-07 |
12 | 등록결정서 Decision to grant |
2015.03.23 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0194467-14 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
번호 | 청구항 |
---|---|
1 |
1 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열을 분리 가중치 커패시터(CA)로 연결되는 커패시터 열의 2단계 구조로 형성하며,상기 하위 커패시터 열은,최하위 비트를 결정하는 커패시터 및 차하위 비트를 결정하는 커패시터의 용량이 동일하며,저항 열을 이용하여 기준전압의 절반 크기의 절반기준전압을 생성하고, 상기 절반 기준전압을 이용하여 상기 최하위 비트를 결정하는 것을 특징으로 하는 SAR ADC |
2 |
2 제 1 항에 있어서,상기 커패시터 열들에 의해 샘플링된 신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정하는 것을 특징으로 하는 SAR ADC |
3 |
3 제 1 항에 있어서,상기 커패시터 열의 2단계 구조는 상위비트 7비트와 하위비트 5비트로 형성되는 것을 특징으로 하는 SAR ADC |
4 |
4 삭제 |
5 |
5 제 1 항에 있어서,상기 SAR ADC의 비교기는 2단 프리앰프를 포함하고, 상기 2단 프리앰프 중 첫 번째 단의 프리앰프와 두 번째 단의 프리앰프 사이에 오프셋 제거 커패시터를 연결하여 오프셋을 제거하는 것을 특징으로 하는 SAR ADC |
6 |
6 제 1 항에 있어서,기준전류 및 전압 회로를 온 칩으로 형성하는 것을 특징으로 하는 SAR ADC |
7 |
7 제 1 항에 있어서,상기 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되는 것을 특징으로 하는 SAR ADC |
8 |
8 제 1 항에 있어서,상기 SAR ADC는 시스템 온 칩으로 형성하는 것을 특징으로 하는 SAR ADC |
9 |
9 제 1 항 내지 제 3 항, 및 제 5 항 내지 제 8 항 중 어느 한 항의 SAR ADC를 포함하는 센서 응용 장치 |
10 |
10 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열을 분리 가중치 커패시터(CA)로 연결되는 커패시터 열의 2단계 구조로 형성하며,상기 하위 커패시터 열은,최하위 비트를 결정하는 커패시터 및 차하위 비트를 결정하는 커패시터의 용량이 동일하며,저항 열을 이용하여 기준전압의 절반 크기의 절반기준전압을 생성하고, 상기 절반기준전압을 이용하여 상기 최하위 비트를 결정하는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC |
11 |
11 제 10 항에 있어서,상기 커패시터 열들에 의해 샘플링된 신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정하는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC |
12 |
12 제 10 항에 있어서,상기 커패시터 열의 2단계 구조는 상위비트 7비트와 하위비트 5비트로 형성되는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC |
13 |
13 제 10 항에 있어서,상기 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 교육부 | 서강대학교 산학협력단 | 한국연구재단 일반연구자지원사업 | 최소한의 커패시터를 사용하는 CR 하이브리드 DAC 기반의 12비트 10MS/s 0.11um CMOS SAR ADC 연구 |
2 | 미래창조과학부 | 서강대학교 산학협력단 | 정보통신기술인력양성 | 아날로그IP설계기술 |
특허 등록번호 | 10-1512098-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20130716 출원 번호 : 1020130083327 공고 연월일 : 20150414 공고 번호 : 특허결정(심결)연월일 : 20150323 청구범위의 항수 : 12 유별 : H03M 1/12 발명의 명칭 : 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
제 1 - 3 년분 | 금 액 | 256,500 원 | 2015년 04월 09일 | 납입 |
제 4 년분 | 금 액 | 152,000 원 | 2018년 04월 09일 | 납입 |
제 5 년분 | 금 액 | 152,000 원 | 2019년 03월 25일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2013.07.16 | 수리 (Accepted) | 1-1-2013-0638263-73 |
2 | 선행기술조사의뢰서 | 2014.04.04 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2014.05.13 | 수리 (Accepted) | 9-1-2014-0038159-14 |
4 | 의견제출통지서 | 2014.07.28 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0510581-01 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.09.26 | 수리 (Accepted) | 1-1-2014-0916513-71 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.10.27 | 수리 (Accepted) | 1-1-2014-1024511-81 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.11.27 | 수리 (Accepted) | 1-1-2014-1149407-83 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.12.26 | 수리 (Accepted) | 1-1-2014-1263289-22 |
9 | 지정기간연장 관련 안내서 | 2015.01.04 | 발송처리완료 (Completion of Transmission) | 1-5-2015-0000426-40 |
10 | [명세서등 보정]보정서 | 2015.01.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-0094477-01 |
11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2015.01.28 | 수리 (Accepted) | 1-1-2015-0094455-07 |
12 | 등록결정서 | 2015.03.23 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0194467-14 |
13 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
14 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
기술정보가 없습니다 |
---|
과제고유번호 | 1345204374 |
---|---|
세부과제번호 | 2013R1A1A2004829 |
연구과제명 | 최소한의 커패시터를 사용하는 CR 하이브리드 DAC 기반의 12비트 10MS/s 0.11um CMOS SAR ADC 연구 |
성과구분 | 출원 |
부처명 | 교육부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2013 |
연구기간 | 201306~201605 |
기여율 | 0.5 |
연구개발단계명 | 응용연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415128784 |
---|---|
세부과제번호 | H0301-13-1007 |
연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2013 |
연구기간 | 201006~201312 |
기여율 | 0.5 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
[1020130168450] | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | 새창보기 |
---|---|---|
[1020130167249] | 측면 확산 MOS 소자 및 그의 제조 방법 | 새창보기 |
[1020130154405] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
[1020130154142] | 파이프라인 ADC | 새창보기 |
[1020130118683] | 디시-디시 벅 컨버터 | 새창보기 |
[1020130114936] | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | 새창보기 |
[1020130083327] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
[1020130066455] | 주파수 고정 장치 | 새창보기 |
[1020130063276] | 클록 및 데이터 복원 장치 | 새창보기 |
[1020130063271] | 멀티채널 인터페이스 장치 | 새창보기 |
[1020130054983] | 디지털 위상 고정 루프 장치 | 새창보기 |
[1020130044025] | 디지털 위상 고정 루프 회로 | 새창보기 |
[1020130023136] | ESD 보호회로 | 새창보기 |
[1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020130017211] | 저전압 적분기 회로 | 새창보기 |
[1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
[1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ADC | 새창보기 |
[1020120005252] | 채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC | 새창보기 |
[1020110134603] | 데이터 통신 수신기용 적응형 등화기 | 새창보기 |
[1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
[1020110095906] | 초음파 진단 장치의 아날로그 빔포머 | 새창보기 |
[1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[1020110090485] | 비대칭 T형 전기기계 메모리 소자 | 새창보기 |
[1020110082461] | EMI 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
[1020110080686] | ESD 보호소자 | 새창보기 |
[1020110071900] | ESD 보호소자 | 새창보기 |
[1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
[1020110064286] | ESD 보호소자 | 새창보기 |
[1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
[1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ADC (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
[1020100079077] | 이차원 INL bounded 스위칭 기법을 사용하는 DAC (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
[1020100075309] | 커패시터 및 증폭기를 공유하는 ADC (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
[1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 DAC (Current steering DAC based on a multi-local matching technique) | 새창보기 |
[1020100027825] | 가변 이득 증폭기를 갖는 ADC (ADC using Variable Gain Amplifier) | 새창보기 |
[1020100002352] | 디스플레이 및 모바일용 PMIC 및 BMIC 개발의 사업수행 결과로서 취득한 지식재산권 및 기타 노하우 | 새창보기 |
[KST2019025598][서강대학교] | 이중채널 비동기 파이프라인 SAR ADC | 새창보기 |
---|---|---|
[KST2014034405][서강대학교] | 커패시터 및 증폭기를 공유하는 ADC (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
[KST2014046449][서강대학교] | 두 채널간에 증폭기 공유기법을 이용한 ADC | 새창보기 |
[KST2014034382][서강대학교] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 DAC (Current steering DAC based on a multi-local matching technique) | 새창보기 |
[KST2014034373][서강대학교] | 가변 이득 증폭기를 갖는 ADC (ADC using Variable Gain Amplifier) | 새창보기 |
[KST2022017668][서강대학교] | 데이터 드라이버 및 이를 포함하는 표시 장치 | 새창보기 |
[KST2014034389][서강대학교] | 이차원 INL bounded 스위칭 기법을 사용하는 DAC (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
[KST2014054347][서강대학교] | 케이블에 의한 신호 왜곡을 개선하는 아날로그 신호 보정 회로 | 새창보기 |
[KST2015187829][서강대학교] | 램프신호 발생기, 이를 구비한 A/D 컨버터 및 이미지 센서 | 새창보기 |
[KST2022015929][서강대학교] | 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기 | 새창보기 |
[KST2014046446][서강대학교] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
[KST2016013014][서강대학교] | 변환 시간이 스케일링되는 알고리즘 아날로그 디지털 변환기 및 이를 이용한 변환 방법(Algorithmic analog-to-digital converter for scaling conversion time and conversion method thereof) | 새창보기 |
[KST2015187890][서강대학교] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ADC | 새창보기 |
[KST2021003147][서강대학교] | 기준전압 생성장치 및 이를 포함하는 아날로그-디지털 변환장치 | 새창보기 |
[KST2016013015][서강대학교] | 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 SAR ADC(Time interleaved pipeline SAR ADC for minimizing channel offset mismatch) | 새창보기 |
[KST2014034394][서강대학교] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
[KST2019025623][서강대학교] | 메모리 커패시터를 사용하지 않는 이미지 센서용 2 단 싱글 슬로프 아날로그-디지털 컨버터 | 새창보기 |
[KST2014034384][서강대학교] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ADC (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
[KST2017001608][서강대학교] | 데이터 드라이버 및 이를 포함하는 표시 장치(DATA DRIVER AND DISPLAY APPARATUS INCLUDING THE SAME) | 새창보기 |
심판사항 정보가 없습니다 |
---|