| 1 |
1
복원된 클럭 신호의 주파수 및 기준 클럭 신호의 주파수를 주기적으로 비교하고, 상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높거나, 낮거나 또는 같은지 판별한 결과에 상응하는 디지털 값을 출력하는 주파수 락 검출기;상기 주파수 락 검출기로부터 상기 디지털 값을 수신하고, 상기 디지털 값에 기초하여 카운터 값을 변경하는 디지털 카운터;상기 디지털 카운터로부터 상기 카운터 값을 수신하고, 상기 카운터 값에 대응되는 아날로그 기준 전압을 생성하는 디지털 아날로그 변환기;상기 디지털 아날로그 변환기로부터 상기 아날로그 기준 전압을 수신하고, 상기 아날로그 기준 전압에 상응하는 전원 전압을 출력하는 DC-DC 변환기; 및상기 DC-DC 변환기로부터 상기 전원 전압을 수신하고, 상기 전원 전압을 이용하여, 수신된 디지털 입력 신호로부터 상기 복원된 클럭 신호와 복원된 디지털 데이터를 생성하는 클럭 및 데이터 복원 회로;를 포함하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 장치
|
| 2 |
2
제 1 항에 있어서,상기 주파수 락 검출기는상기 기준 클럭 신호를 수신하고, 상기 기준 클럭 신호의 클럭 개수를 획득하는 제 1 클럭 카운터;상기 복원된 클럭 신호를 수신하고, 상기 복원된 클럭 신호의 클럭 개수를 획득하는 제 2 클럭 카운터; 및상기 기준 클럭 신호의 클럭 개수 및 상기 복원된 클럭 신호의 클럭 개수를 수신하고, 상기 기준 클럭 신호의 클럭 개수와 상기 복원된 클럭 신호의 클럭 개수의 차를 이용하여 주파수 락을 판별하고, 상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높거나, 낮거나 또는 같은지를 판별한 결과에 상응하는 디지털 값을 출력하는 락 판별부;를 포함하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 장치
|
| 3 |
3
제 1 항에 있어서,상기 디지털 값은 상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높거나, 낮거나 또는 같음을 표현할 때에는 2 비트이고,상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높거나 같음만을 표현할 때에는 1 비트이고,상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 낮거나 같음만을 표현할 때에는 1 비트인 것을 특징으로 하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 장치
|
| 4 |
4
제 1 항에 있어서,상기 DC-DC 변환기는 벅 변환기(buck converter), 부스트 변환기(boost converter) 및 벅-부스트 변환기(buck-boost converter) 중 선택되는 어느 하나인 것을 특징으로 하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 장치
|
| 5 |
5
제 1 항에 있어서,상기 DC-DC 변환기는 상기 아날로그 기준 전압과 상기 DC-DC 변환기에서 출력되는 상기 전원 전압의 차이 전압을 증폭시키는 증폭기;상기 차이 전압과 램프 클럭 신호를 수신하고, 상기 차이 전압과 램프 클럭 신호로부터 PWM 신호를 발생시키는 PWM 조정회로; 및상기 PWM 신호를 기초로 PMOS 트랜지스터와 NMOS 트랜지스터를 제어하여 상기 전원 전압의 출력을 제어하는 트랜지스터 구동회로; 를 포함하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 장치
|
| 6 |
6
주파수 락 검출기가 복원된 클럭 신호의 주파수 및 기준 클럭 신호의 주파수를 주기적으로 비교하여, 상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높고 낮은 결과에 상응하는 디지털 값을 출력하는 단계;디지털 카운터가 상기 주파수 락 검출기로부터 상기 디지털 값을 수신하고, 상기 디지털 값에 기초하여 카운터 값을 변경하는 단계;디지털 아날로그 변환기가 상기 디지털 카운터로부터 상기 카운터 값을 수신하고, 상기 카운터 값에 대응되는 아날로그 기준 전압을 생성하는 단계;DC-DC 변환기가 상기 디지털 아날로그 변환기로부터 상기 아날로그 기준 전압을 수신하고, 상기 아날로그 기준 전압에 상응하는 전원 전압을 출력하는 단계; 및클럭 및 데이터 복원 회로가 상기 DC-DC 변환기로부터 상기 전원 전압을 수신하고, 상기 전원 전압을 이용하여, 수신된 디지털 입력 신호로부터 상기 복원된 클럭 신호와 복원된 디지털 데이터를 생성하는 단계;를 포함하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 방법
|
| 7 |
7
제 6 항에 있어서,상기 주파수 락 검출기가 디지털 값을 출력하는 단계;는제 1 클럭 카운터가 상기 기준 클럭 신호를 수신하고, 상기 기준 클럭 신호의 클럭 개수를 획득하는 단계;제 2 클럭 카운터가 상기 복원된 클럭 신호를 수신하고, 상기 복원된 클럭 신호의 클럭 개수를 획득하는 단계; 및락 판별부가 상기 기준 클럭 신호의 클럭 개수 및 상기 복원된 클럭 신호의 클럭 개수를 수신하고, 상기 기준 클럭 신호의 클럭 개수와 상기 복원된 클럭 신호의 클럭 개수의 차를 이용하여 주파수 락을 판별하고, 상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높거나, 낮거나 또는 같은지를 판별한 결과에 상응하는 디지털 값을 출력하는 단계;를 포함하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 방법
|
| 8 |
8
제 6 항에 있어서,상기 디지털 값은 상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높거나, 낮거나 또는 같음을 표현할 때에는 2 비트이고,상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 높거나 같음만을 표현할 때에는 1 비트이고,상기 복원된 클럭 신호의 주파수가 상기 기준 클럭 신호의 주파수보다 낮거나 같음만을 표현할 때에는 1 비트인 것을 특징으로 하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 방법
|
| 9 |
9
제 6 항에 있어서,상기 DC-DC 변환기는 벅 변환기(buck converter), 부스트 변환기(boost converter) 및 벅-부스트 변환기(buck-boost converter) 중 선택되는 어느 하나인 것을 특징으로 하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 방법
|
| 10 |
10
제 6 항에 있어서,상기 DC-DC 변환기가 전원 전압을 출력하는 단계는증폭기가 상기 아날로그 기준 전압과 상기 DC-DC 변환기에서 출력되는 상기 전원 전압의 차이 전압을 증폭시키는 단계;PWM 조정회로가 상기 차이 전압과 램프 클럭 신호를 수신하고, 상기 차이 전압과 램프 클럭 신호로부터 PWM 신호를 발생시키는 단계; 및트랜지스터 구동회로가 상기 PWM 신호를 기초로 PMOS 트랜지스터와 NMOS 트랜지스터를 제어하여 상기 전원 전압의 출력을 제어하는 단계; 를 포함하는 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 방법
|
