| 1 |
1
기판;상기 기판 위에 형성된 버퍼층;상기 버퍼층 위에 형성된 적층 구조체;상기 버퍼층 상면의 적어도 일부 및 상기 적층 구조체 측면의 적어도 일부를 덮는 스핀온 유전체(spin-on dielectric)층;상기 적층 구조체 위에서 상호 이격되도록 형성되며, 상기 스핀온 유전체층 상면의 적어도 일부를 덮는 제1 및 제2 전극;상기 적층 구조체 위에서 상기 제1 및 제2 전극 사이에 형성된 제3 전극; 및상기 제1 전극과 상기 제3 전극 사이 및 상기 제2 전극과 상기 제3 전극 사이에서 상기 적층 구조체의 상면을 덮는 패시베이션층;을 포함하는 반도체 소자
|
| 2 |
2
제1 항에 있어서,상기 적층 구조체는, 상기 버퍼층 위에 순차적으로 형성되는, 채널층, 채널 공급층 및 캡핑층을 포함하고,상기 스핀온 유전체층의 상면은, 상기 버퍼층 상면을 기준으로 상기 채널층과 상기 채널 공급층의 계면에 인접하게 형성되는 채널 영역보다 높게 위치하는, 반도체 소자
|
| 3 |
3
제2 항에 있어서,상기 채널층, 상기 채널 공급층 및 상기 캡핑층 중 적어도 하나는, 화합물 반도체 물질을 포함하고,상기 채널 영역은, 채널 캐리어로 2차원 전자 가스(2-dimensional electron gas)를 포함하는, 반도체 소자
|
| 4 |
4
제1 항에 있어서,상기 스핀온 유전체층은, 퍼하이드로폴리실라잔(perhydropolysilazane) 또는 벤조사이클로부테인(benzocyclobutene)을 포함하는, 반도체 소자
|
| 5 |
5
삭제
|
| 6 |
6
기판 위에 버퍼층 및 적층체를 순차적으로 형성하는 단계;상기 적층체의 일부를 제거하여, 상기 버퍼층 상면의 일부를 노출시키고 상면 및 측면이 노출되는 적층 구조체를 정의하는 복수의 트렌치를 형성하는 단계;상기 복수의 트렌치 내에서 상기 버퍼층 상면의 적어도 일부 및 상기 적층 구조체 측면의 적어도 일부를 덮는 스핀온 유전체층을 형성하는 단계;상기 적층 구조체 위에 상호 이격되는 제1 내지 제3 전극을 형성하는 단계; 및상기 제1 내지 제3 전극 사이에서 상기 적층 구조체의 상면을 덮는 패시베이션층을 형성하는 단계;를 포함하되,상기 제1 내지 제3 전극을 형성하는 단계는,상기 제1 및 제2 전극이 상기 스핀온 유전체층 상면의 적어도 일부를 덮도록 상기 제1 및 제2 전극을 형성하는, 반도체 소자의 제조 방법
|
| 7 |
7
제6 항에 있어서,상기 스핀온 유전체층을 형성하는 단계는,상기 적층 구조체의 상면을 덮고 상기 복수의 트렌치를 채우는 예비 스핀온 유전체층을 형성하는 단계;열을 가하여 상기 예비 스핀온 유전체층을 경화시키는 단계; 및상기 적층 구조체의 상면이 노출되도록 상기 경화된 예비 스핀온 유전체층의 일부를 제거하여 상기 스핀온 유전체층을 형성하는 단계;를 포함하는, 반도체 소자의 제조 방법
|
| 8 |
8
제7 항에 있어서,상기 경화된 예비 스핀온 유전체층의 일부를 제거하여 상기 스핀온 유전체 층을 형성하는 단계는, 상기 버퍼층 상면을 기준으로 상기 스핀온 유전체층의 상면이 상기 적층 구조체에 형성되는 채널 영역보다 높게 위치하도록 상기 경화된 예비 스핀온 유전체층의 일부를 제거하는, 반도체 소자의 제조 방법
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
| 20 |
20
삭제
|
