| 1 |
1
소스 전극과 드레인 전극 사이에 위치하도록 기판 상에 반도체 채널을 형성하되, 비정질 매트릭스 내부에 나노 결정이 산재되어 있는 혼합 결정 구조를 갖는 반도체 채널을 형성하는 것을 특징으로 하는 반도체 채널 형성 방법
|
| 2 |
2
제1항에 있어서,상기 반도체 채널 형성은 진공 상태에서 산화물 반도체의 증착과 동시에 전자빔을 조사하는 방식으로 수행되는 것을 특징으로 하는 반도체 채널 형성 방법
|
| 3 |
3
제1항에 있어서,상기 반도체 채널 형성은 진공 상태에서 산화물 반도체의 증착 후에, 진공을 유지하면서 전자빔을 조사하는 방식으로 수행되는 것을 특징으로 하는 반도체 채널 형성 방법
|
| 4 |
4
제2항 또는 제3항에 있어서, 상기 산화물 반도체의 증착은 스터퍼링법에 의해 수행되는 것을 특징으로 하는 반도체 채널 형성 방법
|
| 5 |
5
제2항 또는 제3항에 있어서,상기 전자빔 조사는 0
|
| 6 |
6
제1항에 있어서,상기 반도체 채널은 10~100nm 두께로 형성되는 것을 특징으로 하는 반도체 채널 형성 방법
|
| 7 |
7
제1항에 있어서,상기 반도체 채널은 Zn, Sn, In, Ga 및 Cu 중에서 선택되는 1종의 원소와 산소가 결합되어 형성되는 단원계 산화물 반도체 또는 Zn, Sn, In, Ga 및 Cu 중에서 선택되는 2종 이상의 원소와 산소가 결합되어 형성되는 이원계 이상의 다중 산화물 반도체로 형성되는 것을 특징으로 하는 반도체 채널 형성 방법
|
| 8 |
8
제1항에 있어서,상기 반도체 채널은 2층 이상으로 형성되는 것을 특징으로 하는 반도체 채널 형성 방법
|
| 9 |
9
제8항에 있어서,상기 반도체 채널은 전체 두께가 10~100nm이되, 반도체 채널에 포함되는 각각의 층 중에서 적어도 하나의 층은 1~10nm인 것을 특징으로 하는 반도체 채널 형성 방법
|
| 10 |
10
소스 전극과 드레인 전극 사이에 위치하며, 비정질 매트릭스 내부에 나노 결정이 산재되어 있는 혼합 결정 구조를 갖는 것을 특징으로 하는 반도체 채널
|
| 11 |
11
제10항에 있어서,상기 반도체 채널은 Zn, Sn, In, Ga 및 Cu 중에서 선택되는 1종의 원소와 산소가 결합되어 형성되는 단원계 산화물 반도체 또는 Zn, Sn, In, Ga 및 Cu 중에서 선택되는 2종 이상의 원소와 산소가 결합되어 형성되는 이원계 이상의 다중 산화물 반도체로 형성되는 것을 특징으로 하는 반도체 채널
|
| 12 |
12
제10항에 있어서,상기 반도체 채널은 2층 이상으로 형성되는 것을 특징으로 하는 반도체 채널
|
| 13 |
13
제10항에 있어서,상기 반도체 채널은 산화물 박막 트랜지스터(Oxide Thin Film Transistor; OTFT)용 반도체 채널인 것을 특징으로 하는 반도체 채널
|
