| 1 |
1
자기 저항 메모리에 있어서,서로 평행하게 배치된 복수의 게이트 라인,상기 게이트 라인과 수직 방향으로 배치된 복수의 소스 라인,상기 소스 라인과 평행한 방향으로, 상기 소스 라인과 인접하여 배치된 복수의 비트 라인 및상기 소스 라인을 공유하고, M(M은 홀수)번째 배치된 제 1 그룹의 게이트 라인에 접속된 제 1 자기 저항 메모리 셀과, M+1번째 배치된 제 2 그룹의 게이트 라인에 접속된 제 2 자기 저항 메모리 셀을 각각 포함하는 복수의 자기 저항 메모리 셀 쌍을 포함하되,상기 제 1 그룹의 게이트 라인과 제 2 그룹의 게이트 라인은 서로 인접한 것이고,상기 제 1 자기 저항 메모리 셀과 상기 제 2 자기 저항 메모리 셀에 의하여 공유된 소스 라인은 N(N≥1)번째 비트 라인과 N+1번째 비트 라인 사이에 배치되며,상기 N번째 비트 라인과 상기 N+1번째 비트 라인은 서로 인접한 것이고,상기 복수의 자기 저항 메모리 셀 쌍에 포함된 어느 하나의 저항 메모리 셀 쌍의 제 1 자기 저항 메모리 셀이 상기 제 1 그룹의 게이트 라인과 상기 N번째 비트 라인에 접속될 경우, 상기 제 2 자기 저항 메모리 셀은 상기 제 2 그룹의 게이트 라인과 상기 N+1번째 비트 라인에 접속되고,상기 복수의 자기 저항 메모리 셀 쌍에 포함된 어느 하나의 저항 메모리 셀 쌍의 제 1 자기 저항 메모리 셀이 상기 제 2 그룹의 게이트 라인과 상기 N번째 비트 라인에 접속될 경우, 상기 제 2 자기 저항 메모리 셀은 상기 제 1 그룹의 게이트 라인과 상기 N+1번째 비트 라인에 접속되는 것인 자기 저항 메모리
|
| 2 |
2
제 1 항에 있어서,상기 제 1 자기 저항 메모리 셀은 상기 제 1 그룹의 게이트 라인과 상기 N번째 비트 라인에 접속되고, 상기 제 2 자기 저항 메모리 셀은 상기 제 2 그룹의 게이트 라인과 상기 N+1번째 비트 라인에 접속되는 경우,상기 제 1 자기 저항 메모리 셀은 상기 N번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및 상기 제 1 그룹의 게이트 라인에 의하여 스위칭되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하고,상기 제 2 자기 저항 메모리 셀은 상기 N+1번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 2 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하는 것인 자기 저항 메모리
|
| 3 |
3
제 1 항에 있어서,상기 제 1 자기 저항 메모리 셀은 상기 제 2 그룹의 게이트 라인과 상기 N번째 비트 라인에 접속되고, 상기 제 2 자기 저항 메모리 셀은 상기 제 1 그룹의 게이트 라인과 상기 N+1번째 비트 라인에 접속되는 경우,상기 제 1 자기 저항 메모리 셀은 상기 N번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및 상기 제 2 그룹의 게이트 라인에 의하여 스위칭되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하고,상기 제 2 자기 저항 메모리 셀은 상기 N+1번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 1 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하는 것인 자기 저항 메모리
|
| 4 |
4
삭제
|
| 5 |
5
자기 저항 메모리에 있어서,서로 평행하게 배치된 복수의 게이트 라인,상기 게이트 라인과 수직 방향으로 배치된 복수의 소스 라인,상기 소스 라인과 평행한 방향으로, 상기 소스 라인과 인접하여 배치된 복수의 비트 라인,상기 소스 라인을 공유하고, 4N-3(N≥1)번째에 배치된 제 1 그룹의 게이트 라인에 접속된 제 1 자기 저항 메모리 셀과, 4N-2번째에 배치된 제 2 그룹의 게이트 라인에 접속된 제 2 자기 저항 메모리 셀을 각각 포함하는 제 1 자기 저항 메모리 셀 쌍 및상기 소스 라인을 공유하고, 4N-1번째에 배치된 제 3 그룹의 게이트 라인에 접속된 제 3 자기 저항 메모리 셀과, 4N번째에 배치된 제 4 그룹의 게이트 라인에 접속된 제 4 자기 저항 메모리 셀을 각각 포함하는 제 2 자기 저항 메모리 셀 쌍을 포함하되,상기 제 1 그룹 내지 제 4 그룹의 게이트 라인은 순차적으로 인접하고 있으며,상기 제 1 내지 제 4 자기 저항 메모리 셀에 의하여 공유된 소스 라인은 M(M≥1)번째 비트 라인과 M+1번째 비트 라인 사이에 배치되고,상기 M번째 비트 라인과 상기 M+1번째 비트 라인은 서로 인접한 것이며,상기 복수의 자기 저항 메모리 셀 쌍에 포함된 어느 하나의 저항 메모리 셀 쌍의 제 1 자기 저항 메모리 셀이 상기 제 1 그룹의 게이트 라인과 상기 M번째 비트 라인에 접속될 경우, 상기 제 2 자기 저항 메모리 셀은 상기 제 2 그룹의 게이트 라인과 상기 M+1번째 비트 라인, 상기 제 3 자기 저항 메모리 셀은 상기 제 3 그룹의 게이트 라인과 상기 M+1번째 비트 라인 및 상기 제 4 자기 저항 메모리 셀은 상기 제 4 그룹의 게이트 라인과 상기 M번째 비트 라인에 각각 접속되고,상기 복수의 자기 저항 메모리 셀 쌍에 포함된 어느 하나의 저항 메모리 셀 쌍의 제 1 자기 저항 메모리 셀이 상기 제 2 그룹의 게이트 라인과 상기 M 번째 비트 라인에 접속될 경우, 상기 제 2 자기 저항 메모리 셀은 상기 제 1 그룹의 게이트 라인과 상기 M+1번째 비트 라인, 상기 제 3 자기 저항 메모리 셀은 상기 제 4 그룹의 게이트 라인과 상기 M+1번째 비트 라인 및 상기 제 4 자기 저항 메모리 셀은 상기 제 3 그룹의 게이트 라인과 상기 M번째 비트 라인에 각각 접속되는 것인 자기 저항 메모리
|
| 6 |
6
제 5 항에 있어서, 상기 제 1 자기 저항 메모리 셀은 상기 제 1 그룹의 게이트 라인과 상기 M 번째 비트 라인에 접속되고, 상기 제 2 자기 저항 메모리 셀은 상기 제 2 그룹의 게이트 라인과 상기 M+1번째 비트 라인에 접속되며, 상기 제 3 자기 저항 메모리 셀은 상기 제 3 그룹의 게이트 라인과 상기 M+1번째 비트 라인에 접속되고, 상기 제 4 자기 저항 메모리 셀은 상기 제 4 그룹의 게이트 라인과 상기 M번째 비트 라인에 접속되는 경우,상기 제 1 자기 저항 메모리 셀은 상기 M번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및 상기 제 1 그룹의 게이트 라인에 의하여 스위칭되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하고,상기 제 2 자기 저항 메모리 셀은 상기 M+1번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 2 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하며,상기 제 3 자기 저항 메모리 셀은 상기 M+1번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 3 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하며,상기 제 4 자기 저항 메모리 셀은 상기 M번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 4 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하는 것인 자기 저항 메모리
|
| 7 |
7
제 5 항에 있어서, 상기 제 1 자기 저항 메모리 셀은 상기 제 2 그룹의 게이트 라인과 상기 M 번째 비트 라인에 접속되고, 상기 제 2 자기 저항 메모리 셀은 상기 제 1 그룹의 게이트 라인과 상기 M+1번째 비트 라인에 접속되며, 상기 제 3 자기 저항 메모리 셀은 상기 제 4 그룹의 게이트 라인과 상기 M+1번째 비트 라인에 접속되고, 상기 제 4 자기 저항 메모리 셀은 상기 제 3 그룹의 게이트 라인과 상기 M번째 비트 라인에 접속되는 경우,상기 제 1 자기 저항 메모리 셀은 상기 M번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및 상기 제 2 그룹의 게이트 라인에 의하여 스위칭되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하고,상기 제 2 자기 저항 메모리 셀은 상기 M+1번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 1 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하며,상기 제 3 자기 저항 메모리 셀은 상기 M+1번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 4 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하며,상기 제 4 자기 저항 메모리 셀은 상기 M번째 비트 라인에 일측 단자가 결합된 자기터널 접합 소자 및상기 제 3 그룹의 게이트 라인에 의하여 스위칭 되고, 일측 단자가 상기 자기터널 접합 소자의 타측 단자와 결합되며, 타측 단자가 상기 소스 라인에 접속된 스위칭 소자를 포함하는 것인 자기 저항 메모리
|
| 8 |
8
삭제
|
