1 |
1
자기 저항 메모리에 있어서,제 1 그룹의 게이트 라인 및 제 2 그룹의 게이트 라인으로 구분되고, 서로 평행하게 배치된 복수의 게이트 라인,상기 복수의 게이트 라인에 각각 결합된 복수의 자기 저항 메모리 셀,상기 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자에 결합되고, 서로 평행하게 배치된 복수의 소스 라인 및상기 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자에 결합되고, 서로 평행하게 배치된 복수의 비트라인을 포함하되,상기 스위칭 소자의 타측 단자 및 자기터널접합 소자의 타측 단자는 직렬접속되고,상기 제 1 그룹의 게이트 라인에 결합된 자기 저항 메모리 셀과 상기 제 2 그룹의 게이트 라인에 결합된 자기 저항 메모리 셀은 대각 방향으로 서로 인접하도록 결합되고,상기 소스 라인 및 상기 비트라인은 서로 상이한 게이트 라인에 결합된 자기 저항 메모리 셀과 결합하되, 상기 게이트 라인, 상기 소스 라인 및 상기 비트라인은 서로 교차되도록 배치된 것인 자기 저항 메모리
|
2 |
2
제 1 항에 있어서,상기 비트라인은 상기 게이트 라인과 수직 방향으로 배치되고,상기 소스 라인은 서로 상이한 게이트 라인에 결합되고, 서로 상이한 비트라인에 결합된 자기 저항 메모리 셀들의 스위칭 소자의 일측 단자와 결합된 것인 자기 저항 메모리
|
3 |
3
제 2 항에 있어서,상기 소스 라인은 N(N은 1 이상의 자연수) 번째 게이트 라인 및 M+1(M은 1 이상의 자연수) 번째 비트라인에 접속된 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자와 N+1 번째 게이트 라인 및 M 번째 비트라인에 접속된 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자를 각각 접속시키는 대각 방향으로 연장되는 것인 자기 저항 메모리
|
4 |
4
제 2 항에 있어서, 상기 소스 라인은 N(N은 1 이상의 자연수) 번째 게이트 라인 및 M(M은 1 이상의 자연수) 번째 비트라인에 접속된 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자와 N+1 번째 게이트 라인 및 M+1 번째 비트라인에 접속된 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자를 각각 접속시키는 대각 방향으로 연장되는 것인 자기 저항 메모리
|
5 |
5
제 1 항에 있어서,상기 소스 라인과 상기 비트라인은 상기 게이트 라인에 수직하지 않게 서로 교차되도록 배치된 것인 자기 저항 메모리
|
6 |
6
제 5 항에 있어서,상기 소스 라인은 N(N은 1 이상의 자연수) 번째 게이트 라인 및 M(M은 1 이상의 자연수) 번째 비트라인에 접속된 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자와 N+1 번째 게이트 라인 및 M+1 번째 비트라인에 접속된 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자를 각각 접속시키는 대각 방향으로 연장되며,상기 비트라인은 N 번째 게이트 라인 및 K(K는 1 이상의 자연수) 번째 소스 라인에 접속된 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자와N+1 번째 게이트 라인 및 K+1 번째 소스 라인에 접속된 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자를 각각 접속시키는 대각 방향으로 연장되는 것인 자기 저항 메모리
|
7 |
7
제 1 항에 있어서,상기 소스 라인은 상기 게이트 라인과 수직 방향으로 배치되고,상기 비트라인은 서로 상이한 게이트 라인에 결합되고 서로 상이한 소스 라인에 결합된 자기 저항 메모리 셀들의 자기터널접합 소자의 일측 단자와 결합된 것인 자기 저항 메모리
|
8 |
8
제 7 항에 있어서,상기 비트라인은 N(N은 1 이상의 자연수) 번째 게이트 라인 및 M(M은 1 이상의 자연수) 번째 소스 라인에 접속된 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자와 N+1 번째 게이트 라인 및 M+1 번째 소스 라인에 접속된 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자를 각각 접속시키는 대각 방향으로 연장되는 것인 자기 저항 메모리
|
9 |
9
제 7 항에 있어서,상기 비트라인은 N(N은 1 이상의 자연수) 번째 게이트 라인 및 M+1(M은 1 이상의 자연수) 번째 소스 라인에 접속된 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자와 N+1 번째 게이트 라인 및 M 번째 소스 라인에 접속된 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자를 각각 접속시키는 대각 방향으로 연장되는 것인 자기 저항 메모리
|
10 |
10
자기 저항메모리에 있어서,서로 평행하게 배치된 복수의 게이트 라인,제 1 그룹의 비트라인 및 제 2 그룹의 비트라인으로 구분되고, 상기 게이트 라인에 대하여 수직방향으로 연장되고, 서로 평행하게 배치된 복수의 비트라인,상기 각 게이트 라인 및 비트라인의 교차지점에 결합된 복수의 자기 저항 메모리 셀 및상기 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자에 결합되고, 서로 평행하게 배치된 복수의 소스 라인을 포함하며, 스위칭 소자의 타측 단자 및 자기터널접합 소자의 타측 단자는 직렬접속되고,상기 제 1 그룹의 비트라인에 결합된 저항 메모리 셀에 포함된 자기터널접합 소자와 상기 제 2 그룹의 비트라인에 결합된 저항 메모리 셀에 포함된 자기터널접합 소자는 서로 인접하지 않도록 각 스위칭 소자에 접속되고,상기 비트라인은 상기 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자에 결합되고, 상기 소스 라인은 동일한 게이트 라인에 결합되고 서로 인접한 상이한 비트라인에 결합되며, 서로 인접한 상태로 배치된 자기 저항 메모리 셀들의 스위칭 소자의 일측 단자와 결합되는 방향으로 연장되는 것인 자기 저항 메모리
|
11 |
11
제 10 항에 있어서,상기 소스 라인은 N(N은 1 이상의 자연수) 번째 게이트 라인 및 M(M은 1 이상의 자연수) 번째 비트라인에 접속된 자기 저항 메모리 셀의 스위칭 소자의 일측 단자와N+1 번째 게이트 라인에 접속된 인접한 두 개의 자기 저항 메모리 셀 중 M+1 번째 비트라인에 접속된 자기 저항 메모리 셀과 M+2 번째 비트라인에 접속된 자기 저항 메모리 셀의 스위칭 소자의 일측 단자와 결합하는 방향으로 연장되는 것인 자기 저항 메모리
|
12 |
12
제 10 항에 있어서,상기 소스 라인은 N(N은 1 이상의 자연수) 번째 게이트 라인 및 M+2(M은 1 이상의 자연수) 번째 비트라인에 접속된 자기 저항 메모리 셀의 스위칭 소자의 일측 단자와N+1 번째 게이트 라인에 접속된 인접한 두 개의 자기 저항 메모리 셀 중 M 번째 비트라인에 접속된 자기 저항 메모리 셀과 M+1 번째 비트라인에 접속된 자기 저항 메모리 셀의 스위칭 소자의 일측 단자와 결합하는 방향으로 연장되는 것인 자기 저항 메모리
|
13 |
13
서로 평행하게 배치된 복수의 게이트 라인,제 1 그룹의 소스 라인 및 제 2 그룹의 소스 라인으로 구분되고, 상기 게이트 라인에 대하여 수직방향으로 연장되고, 서로 평행하게 배치된 복수의 소스 라인,상기 각 게이트 라인 및 소스 라인의 교차지점에 결합된 복수의 자기 저항 메모리 셀 및상기 자기 저항 메모리 셀에 포함된 자기터널접합 소자의 일측 단자에 결합되고 서로 평행하게 배치된 복수의 비트라인을 포함하며,상기 스위칭 소자의 타측 단자 및 자기터널접합 소자의 타측 단자는 직렬접속되고,상기 제 1 그룹의 소스 라인에 결합된 저항 메모리 셀에 포함된 자기터널접합 소자와 상기 제 2 그룹의 소스 라인 결합된 저항 메모리 셀에 포함된 자기터널접합 소자는 서로 인접하지 않도록 각 스위칭 소자에 접속되고,상기 소스 라인은 상기 자기 저항 메모리 셀에 포함된 스위칭 소자의 일측 단자에 결합되고, 상기 비트라인은 동일한 게이트 라인에 결합되고, 서로 인접한 상이한 소스 라인에 결합되며 서로 인접한 상태로 배치된 자기 저항 메모리 셀들의 자기터널접합 소자의 일측 단자와 결합되는 방향으로 연장되는 것인 자기 저항 메모리
|
14 |
14
제 13 항에 있어서,상기 비트라인은 N(N은 1 이상의 자연수) 번째 게이트 라인에 접속된 인접한 두 개의 자기 저항 메모리 셀 중 M+1(M은 1 이상의 자연수) 번째 소스 라인에 접속된 자기 저항 메모리 셀과 M+2 번째 소스 라인에 접속된 자기 저항 메모리 셀의 자기터널접합 소자의 일측 단자와,N+1 번째 게이트 라인 및 M 번째 소스 라인에 접속된 자기 저항 메모리 셀의 자기터널접합 소자의 일측 단자와 결합하는 방향으로 연장되는 것인 자기 저항 메모리
|
15 |
15
제 13 항에 있어서,상기 비트라인은 N(N은 1 이상의 자연수) 번째 게이트 라인에 접속된 인접한 두 개의 자기 저항 메모리 셀 중 M(M은 1 이상의 자연수) 번째 소스 라인에 접속된 자기 저항 메모리 셀과 M+1 번째 소스 라인에 접속된 자기 저항 메모리 셀의 자기터널접합 소자의 일측 단자와,N+1 번째 게이트 라인 및 M+2 번째 소스 라인에 접속된 자기 저항 메모리 셀의 자기터널접합 소자의 일측 단자와 결합하는 방향으로 연장되는 것인 자기 저항 메모리
|