| 1 |
1
메모리로의 중앙처리장치(CPU) 접근 여부를 인지하는 접근 인지부;상기 중앙처리장치가 상기 메모리에 접근하지 않는 것으로 인지한 상태에서, 상기 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하면, 상기 제1 어드레스에서 상기 기록정보를 리딩하는 리딩부; 및상기 리딩된 기록정보에 포함된 패리티 비트가 제1 비트값이 아닐 경우, 상기 기록정보에 대한 오류 여부를 확인하고, 상기 오류가 존재하면, 상기 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하고, 상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록하는 프로세서를 포함하는 메모리 보호를 위한 컨트롤러 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 중앙처리장치가 상기 메모리에 접근한 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면,상기 리딩부는,상기 기록정보의 변동을 정상으로 판단하여, 상기 기록정보의 리딩을 중지하는, 메모리 보호를 위한 컨트롤러 장치
|
| 4 |
4
제1항에 있어서,상기 프로세서는,상기 패리티 비트가 상기 제1 비트값이 아닐 경우,상기 리딩된 기록정보가 가공된 것으로 확인하여, 상기 오류 여부를 확인하는, 메모리 보호를 위한 컨트롤러 장치
|
| 5 |
5
제1항에 있어서,상기 오류가 존재하면,상기 프로세서는,상기 리딩된 기록정보에 포함된 데이터 비트를 디코딩하고, 상기 디코딩된 데이터 비트에 대해 상기 오류를 정정하는, 메모리 보호를 위한 컨트롤러 장치
|
| 6 |
6
제5항에 있어서,상기 프로세서는,상기 오류가 정정된 데이터 비트를 인코딩하고, 상기 패리티 비트를 제2 비트값으로 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 갱신기록하는, 메모리 보호를 위한 컨트롤러 장치
|
| 7 |
7
제1항에 있어서,상기 리딩부는,상기 제1 어드레스에 대한 갱신기록이 완료되면, 상기 제1 어드레스에 인접하는 제2 어드레스에 기록된 기록정보에 변동이 있는지를 판단하여, 변동이 감지되면, 상기 제2 어드레스에서 기록정보를 리딩하는, 메모리 보호를 위한 컨트롤러 장치
|
| 8 |
8
메모리로의 중앙처리장치(CPU) 접근 여부를 인지하는 단계;상기 중앙처리장치가 상기 메모리에 접근하지 않는 것으로 인지한 상태에서, 상기 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하면, 상기 제1 어드레스에서 상기 기록정보를 리딩하는 단계;상기 리딩된 기록정보에 포함된 패리티 비트가 제1 비트값이 아닐 경우, 상기 기록정보에 대한 오류 여부를 확인하는 단계;상기 오류가 존재하면, 상기 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하는 단계; 및상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록하는 단계를 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법
|
| 9 |
9
삭제
|
| 10 |
10
제8항에 있어서,상기 중앙처리장치가 상기 메모리에 접근한 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면,상기 기록정보의 변동을 정상으로 판단하여, 상기 기록정보의 리딩을 중지하는 단계를 더 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법
|
| 11 |
11
제8항에 있어서,상기 오류 여부를 확인하는 단계는,상기 리딩된 기록정보가 가공된 것으로 확인하여, 상기 오류 여부를 확인하는 단계를 포함하고,상기 오류를 정정하는 단계는,상기 리딩된 기록정보에 포함된 데이터 비트를 디코딩하고, 상기 디코딩된 데이터 비트에 대해 상기 오류를 정정하는 단계를 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법
|
| 12 |
12
제11항에 있어서,상기 기록정보를 상기 제1 어드레스에 갱신기록하는 단계는,상기 오류가 정정된 데이터 비트를 인코딩하고, 상기 패리티 비트를 제2 비트값으로 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 갱신기록하는 단계를 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법
|
| 13 |
13
제8항에 있어서,상기 제1 어드레스에 대한 갱신기록이 완료되면, 상기 제1 어드레스에 인접하는 제2 어드레스에 기록된 기록정보에 변동이 있는지를 판단하여, 변동이 감지되면, 상기 제2 어드레스에서 기록정보를 리딩하는 단계를 더 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법
|
