맞춤기술찾기

이전대상기술

메모리 자체 테스트 회로 생성기

  • 기술번호 : KST2015191169
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 메모리 자체 테스트 회로 생성기에 관한 것으로, 보다 자세하게는 사용자에게 메모리 구조와 메모리 테스트 알고리즘의 정보를 입력받아 자동으로 BIST IP를 생성해 주는 CAD 툴에 관한 것이다. 본 발명의 메모리 자체 테스트 회로 생성기는 메모리 자체 테스트를 위한 메모리 모델 설정 정보를 입력 받아 메모리 모델을 기술하는 단계; 상기 메모리 모델 기술 단계에서 테스트하기 위해 생성된 메모리 모델을 등록하는 메모리 구성 단계; 메모리 테스트에 적용할 알고리즘을 고장별로 선택하거나 종래의 알고리즘 중에서 선택하는 알고리즘 구성 단계 및 상기의 선택된 메모리 모델 및 테스트 알고리즘을 적용하여 시스템 온 칩에 내장 가능한 BIST Verilog 파일을 생성 및 출력하는 BIST IP 생성 단계를 포함하여 이루어짐에 기술적 특징이 있다. 따라서, 본 발명의 메모리 자체 테스트 회로 생성기는 사용자에게 메모리 구조와 메모리 테스트 알고리즘의 정보를 입력받아 자동으로 BIST IP를 생성함으로써 반도체 집적 메모리의 모델 및 개수에 상관없이 효율적으로 테스트할 수 있는 효과가 있다. 메모리 테스트, BIST, 회로 생성기
Int. CL G11C 29/00 (2006.01)
CPC G11C 29/54(2013.01) G11C 29/54(2013.01) G11C 29/54(2013.01)
출원번호/일자 1020040066950 (2004.08.25)
출원인 숭실대학교산학협력단
등록번호/일자 10-0683436-0000 (2007.02.09)
공개번호/일자 10-2006-0018542 (2006.03.02) 문서열기
공고번호/일자 (20070220) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.08.25)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 숭실대학교산학협력단 대한민국 서울특별시 동작구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 장훈 대한민국 서울특별시 서초구
2 심은성 대한민국 경기도 군포시
3 이정민 대한민국 서울특별시 동작구
4 이찬영 대한민국 경기도 고양시 일산구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 서천석 대한민국 서울특별시 서초구 서초중앙로**길 **, *층 (서초동, 서초다우빌딩)(특허법인세하)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 숭실대학교산학협력단 대한민국 서울특별시 동작구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2004.08.25 수리 (Accepted) 1-1-2004-0380067-91
2 선행기술조사의뢰서
Request for Prior Art Search
2005.11.09 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2005.12.15 수리 (Accepted) 9-1-2005-0080887-42
4 의견제출통지서
Notification of reason for refusal
2006.01.20 발송처리완료 (Completion of Transmission) 9-5-2006-0031350-37
5 의견서
Written Opinion
2006.03.20 수리 (Accepted) 1-1-2006-0190970-17
6 명세서등보정서
Amendment to Description, etc.
2006.03.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0190967-80
7 최후의견제출통지서
Notification of reason for final refusal
2006.07.18 발송처리완료 (Completion of Transmission) 9-5-2006-0407303-65
8 의견서
Written Opinion
2006.09.18 수리 (Accepted) 1-1-2006-0669720-11
9 명세서등보정서
Amendment to Description, etc.
2006.09.18 보정승인 (Acceptance of amendment) 1-1-2006-0669717-84
10 등록결정서
Decision to grant
2007.01.12 발송처리완료 (Completion of Transmission) 9-5-2007-0019164-04
11 출원인변경신고서
Applicant change Notification
2007.02.06 수리 (Accepted) 1-1-2007-0111943-44
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2007.09.20 수리 (Accepted) 4-1-2007-5146237-13
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2016.08.04 수리 (Accepted) 4-1-2016-5110636-51
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
삭제
7 7
삭제
8 8
삭제
9 9
삭제
10 10
삭제
11 11
기판 수준의 메모리 자체 테스트 회로를 자동으로 생성하기 위한 테스트 회로 생성기에 있어서, 메모리 자체 테스트를 위한 메모리 모델 설정 정보를 입력받는 메모리 모델부;상기 메모리 모델부에서 테스트하기 위해 생성된 메모리 모델의 테스트 정보를 입력받는 메모리 구성부;메모리 테스트에 적용할 알고리즘의 종류를 입력받는 알고리즘 구성부; 및 상기 선택된 메모리 모델 및 테스트 알고리즘을 적용하여 시스템 온 칩(SoC)에 내장 가능한 비스트-베릴로그(BIST Verilog) 파일을 생성 및 출력하는 엠비스트-겐(MBIST Gen) 실행부를 포함하여 구성되는 메모리 자체 테스트 회로 생성기
12 12
삭제
13 13
제 11항에 있어서, 상기 테스트 회로 생성기는 단일 포트 메모리, 이중 포트 메모리, 다중 포트 메모리 및 플래시 메모리 중 어느 하나를 테스트할 수 있는 것을 특징으로 하는 메모리 자체 테스트 회로 생성기
14 14
삭제
15 14
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.