| 1 |
1
전원 입력단에 전원전압이 인가되는 제1 집적회로; 및전원 입력단이 상기 제1 집적회로의 접지단과 연결되어 있으며 상기 연결에 따라 형성된 중앙 노드에 전압이 인가되고, 접지단이 접지전원과 연결되는 제2 집적회로를 포함하며,상기 전원전압이 상기 제1 및 제2 집적회로에 각각 제1 및 제2 전압으로 분배되어 공급되는 적층 구조를 가지는 집적회로
|
| 2 |
2
청구항 1에 있어서,상기 제1 및 제2 전압은 상기 전원전압의 절반 크기인 적층 구조를 가지는 집적회로
|
| 3 |
3
청구항 1에 있어서,상기 제1 및 제2 집적회로의 전원 입력단과 상기 중앙 노드 사이에 각각 연결되어, 상기 제1 및 제2 전압이 상기 제1 및 제2 집적회로에 각각 일정한 크기로 공급되도록 제어하는 제1 및 제2 레귤레이터를 더 포함하는 적층 구조를 가지는 집적회로
|
| 4 |
4
청구항 3에 있어서,상기 제1 및 제2 레귤레이터는,상기 중앙 노드에 인가되는 전압이 상기 전원전압의 절반 크기를 유지하도록 제어하는 적층 구조를 가지는 집적회로
|
| 5 |
5
청구항 5은(는) 설정등록료 납부시 포기되었습니다
|
| 6 |
6
청구항 6은(는) 설정등록료 납부시 포기되었습니다
|
| 7 |
7
청구항 7은(는) 설정등록료 납부시 포기되었습니다
|
| 8 |
8
청구항 1에 있어서,상기 제1 집적회로의 전원 입력단과 상기 중앙 노드 사이에 연결되어, 상기 제1 전압 및 상기 제2 전압이 상기 제1 집적회로 및 상기 제2 집적회로에 각각 일정한 크기로 공급되도록 제어하되, 상기 중앙 노드가 상기 전원전압의 절반보다 큰 목표 전압을 유지하도록 제어하는 제3 레귤레이터를 더 포함하고,상기 제3 레귤레이터는,반전 단자에는 상기 목표 전압과 동일한 제3 외부전압이 인가되고, 비반전 단자는 상기 중앙 노드와 연결된 제3 연산증폭기; 및 게이트단이 상기 제3 연산증폭기의 출력단과 연결되고, 소스단이 상기 제1 집적회로의 전원 입력단과 연결되며, 드레인단이 상기 중앙 노드와 연결된 PMOS 타입의 제3 트랜지스터를 포함하는 적층 구조를 가지는 집적회로
|
| 9 |
9
청구항 1에 있어서,상기 중앙 노드와 상기 제2 집적회로의 접지단 사이에 연결되어, 상기 제1 전압 및 상기 제2 전압이 상기 제1 집적회로 및 상기 제2 집적회로에 각각 일정한 크기로 공급되도록 제어하되,상기 중앙 노드가 상기 전원전압의 절반보다 작은 목표 전압을 유지하도록 제어하는 제4 레귤레이터를 더 포함하고,상기 제4 레귤레이터는,반전 단자에는 상기 목표 전압과 동일한 제4 외부전압이 인가되고, 비반전 단자는 상기 중앙 노드와 연결된 제4 연산증폭기; 및 게이트단이 상기 제4 연산증폭기의 출력단과 연결되고, 소스단이 상기 제2 집적회로의 접지단과 연결되며, 드레인단이 상기 중앙 노드와 연결된 NMOS 타입의 제4 트랜지스터를 포함하는 적층 구조를 가지는 집적회로
|
| 10 |
10
청구항 3, 청구항 8, 청구항 9 중 어느 한 항에 있어서,상기 제1 집적회로의 전원 입력단과 상기 중앙 노드 사이에 구비되는 제1 커패시터;상기 중앙 노드와 상기 제2 집적회로의 접지단 사이에 구비되는 제2 커패시터; 및상기 제1 집적회로의 전원 입력단과 상기 제2 집적회로의 접지단 사이에 구비되는 제3 커패시터를 더 포함하는 적층 구조를 가지는 집적회로
|
