| 1 |
1
기판 상에, 게이트와, 상기 게이트의 일측에 형성된 제1 소스와, 상기 게이트의 타측에 형성된 제1 드레인을 포함하는 제1 MOSFET;상기 게이트와, 상기 제1 소스에 대향하여 상기 게이트의 일측에 형성된 제2 드레인과, 상기 제1 드레인에 대향하여 상기 게이트의 타측에 형성된 제2 소스를 포함하는 제2 MOSFET;상기 제1 MOSFET의 상기 제1 소스를 에미터로 사용하고, 상기 제2 MOSFET의 상기 제2 드레인을 컬렉터로 사용하고, 상기 기판을 베이스로 사용하여 형성된 제1 BJT; 및상기 제2 MOSFET의 상기 제2 소스를 에미터로 사용하고, 상기 제1 MOSFET의 상기 제1 드레인을 컬렉터로 사용하고, 상기 기판을 베이스로 사용하여 형성된 제2 BJT를 포함하는 결합형 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 게이트와 상기 베이스를 금속층을 이용하여 연결하는 결합형 트랜지스터
|
| 3 |
3
제1항 또는 제2항에 있어서,상기 제1 MOSFET의 제1 소스 및 제1 드레인과, 상기 제2 MOSFET의 제2 소스 및 제2 드레인은 N형 반도체이고, 상기 기판은 P형 반도체인 결합형 트랜지스터
|
| 4 |
4
제1항 또는 제2항에 있어서,상기 제1 MOSFET의 제1 소스 및 제1 드레인과, 상기 제2 MOSFET의 제2 소스 및 제2 드레인은 P형 반도체이고, 상기 기판은 N형 반도체인 결합형 트랜지스터
|
| 5 |
5
제1항 또는 제2항에 있어서,상기 게이트와 상기 베이스 사이에는 캐패시터가 연결되는 결합형 트랜지스터
|
| 6 |
6
기판 상에, 게이트와, 상기 게이트의 일측에 형성된 제1 소스와, 상기 게이트의 타측에 형성된 제1 드레인을 포함하는 제1 MOSFET을 형성하는 단계;상기 제1 소스에 대향하여 상기 게이트의 일측에 형성된 제2 드레인과, 상기 제1 드레인에 대향하여 상기 게이트의 타측에 형성된 제2 소스를 포함하는 제2 MOSFET을 형성하는 단계; 상기 제1 MOSFET의 상기 제1 소스를 에미터로 사용하고, 상기 제2 MOSFET의 상기 제2 드레인을 컬렉터로 사용하고, 상기 기판을 베이스로 사용하여 제1 BJT를 형성하는 단계; 및상기 제2 MOSFET의 상기 제2 소스를 에미터로 사용하고, 상기 제1 MOSFET의 상기 제1 드레인을 컬렉터로 사용하고, 상기 기판을 베이스로 사용하여 제2 BJT를 형성하는 단계를 포함하는 결합형 트랜지스터의 제조 방법
|
| 7 |
7
청구항 7은(는) 설정등록료 납부시 포기되었습니다
|
| 8 |
8
청구항 8은(는) 설정등록료 납부시 포기되었습니다
|
| 9 |
9
청구항 9은(는) 설정등록료 납부시 포기되었습니다
|
| 10 |
10
청구항 10은(는) 설정등록료 납부시 포기되었습니다
|
