| 1 |
1
복수의 제1 TSV(Through Silicon Via) 및 제2 TSV가 각각 형성되고 상기 제1 TSV 간 및 상기 제2 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서,상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고,상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 최상층 집적 회로에 형성된 제2 TSV의 상부와 연결되며,상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압인 3차원 반도체의 전원전압 공급 장치
|
| 2 |
2
삭제
|
| 3 |
3
청구항 1에 있어서,상기 제2 PCB 라인은 상기 최상층 집적 회로에 형성된 제2 TSV의 상부와 와이어로 연결되어 있는 3차원 반도체의 전원전압 공급 장치
|
| 4 |
4
청구항 3에 있어서,상기 제1 PCB 라인의 상부와 상기 최하층 집적 회로의 제1 TSV의 하부 사이는 범프(bump)로 연결되며, 상기 최하층 집적 회로의 제2 TSV의 하부와 상기 PCB 사이의 이격 공간에는 상기 범프의 높이에 대응하는 지지체가 구비되는 3차원 반도체의 전원전압 공급 장치
|
| 5 |
5
복수의 제1 TSV, 제2 TSV 및 제3 TSV가 각각 형성되고 상기 제1 TSV 간, 상기 제2 TSV 간 및 상기 제3 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서,상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고,상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 상기 최하층 집적 회로에 형성된 제3 TSV의 하부와 연결되고,최상층 집적 회로에 형성된 제2 TSV와 제3 TSV의 상부는 서로 전도성 물질로 연결되어 있으며,상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압인 3차원 반도체의 전원전압 공급 장치
|
| 6 |
6
삭제
|
| 7 |
7
청구항 5에 있어서,상기 전도성 물질은 상기 최상층 집적 회로의 상면에서 상기 제2 TSV와 제3 TSV의 상부를 서로 연결하는 전도성 패드인 3차원 반도체의 전원전압 공급 장치
|
| 8 |
8
청구항 7에 있어서,상기 제1 PCB 라인의 상부와 상기 최하층 집적 회로의 제1 TSV의 하부 사이, 및 상기 제2 PCB 라인의 상부와 상기 최하층 집적 회로의 제3 TSV의 하부 사이는 각각 범프로 연결되며, 상기 최하층 집적 회로의 제2 TSV의 하부와 상기 PCB 사이의 이격 공간에는 상기 범프의 높이에 대응하는 지지체가 구비되는 3차원 반도체의 전원전압 공급 장치
|
| 9 |
9
복수의 제1 TSV 및 제2 TSV가 각각 형성되고 상기 제1 TSV 간 및 상기 제2 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서,상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고,상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 상기 최하층 집적 회로에 형성된 제2 TSV의 하부와 연결되며,상기 제1 PCB 라인은 최상층 집적 회로에 형성된 제1 TSV의 상부와 제1 와이어로 연결되고,상기 제2 PCB 라인은 상기 최상층 집적 회로에 형성된 제2 TSV의 상부와 제2 와이어로 연결되어 있으며,상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압인 3차원 반도체의 전원전압 공급 장치
|
| 10 |
10
삭제
|
