맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

프로그래머블 불 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 불 연산 유닛

  • 기술번호 : KST2015191687
  • 담당센터 : 광주기술혁신센터
  • 전화번호 : 062-360-4654
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 프로그래머블 불 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 불 연산 유닛에 관한 것으로, 보다 구체적으로는 입력 데이터들에 대해 불 연산을 수행하여 출력 데이터를 출력하는 프로그래머블 불 연산 유닛의 단방향 연산오류를 최소한의 하드웨어 추가로 연속적으로 검출할 수 있고, 입력 데이터들 및 출력 데이터의 길이에 따라 오류검출코드의 길이를 유동적으로 확장할 수 있으며, 오류검출시간을 최소화할 수 있는 프로그래머블 불 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 불 연산 유닛에 관한 것이다.
Int. CL G06F 11/10 (2006.01) G06F 11/26 (2006.01)
CPC G06F 11/10(2013.01) G06F 11/10(2013.01)
출원번호/일자 1020120002924 (2012.01.10)
출원인 조선대학교산학협력단
등록번호/일자 10-1268997-0000 (2013.05.23)
공개번호/일자
공고번호/일자 (20130529) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.01.10)
심사청구항수 24

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 조선대학교산학협력단 대한민국 광주광역시 동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이정아 대한민국 서울 마포구
2 소마순다람, 나타르잔 인도 사이트 엔오. **비 나가파 콜로니

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인아이엠 대한민국 서울특별시 강남구 봉은사로 ***, ***호 (역삼동, 혜전빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 조선대학교산학협력단 광주광역시 동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.01.10 수리 (Accepted) 1-1-2012-0024293-18
2 의견제출통지서
Notification of reason for refusal		 2013.04.19 발송처리완료 (Completion of Transmission) 9-5-2013-0267074-95
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2013.04.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0356007-65
4 등록결정서
Decision to grant		 2013.05.22 발송처리완료 (Completion of Transmission) 9-5-2013-0351964-19
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.01.09 수리 (Accepted) 4-1-2014-5004365-05
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.04.21 수리 (Accepted) 4-1-2014-5049090-32
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.08.10 수리 (Accepted) 4-1-2015-5106192-07
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2017.12.06 수리 (Accepted) 4-1-2017-5199091-10
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.03.26 수리 (Accepted) 4-1-2020-5071333-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.04.17 수리 (Accepted) 4-1-2020-5088703-88
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
적어도 두 개의 이진 입력 데이터에 대해 불 연산(Boolean operation)을 수행하여 연산 결과인 이진 출력 데이터를 출력하는 프로그래머블 불 연산 유닛(Programmable Boolean Operation Unit)의 오류를 검출하는 오류 검출 장치로써,상기 이진 입력 데이터들을 입력받고, 불 연산의 종류에 따라 상기 이진 입력 데이터들에 대한 오류검출코드인 입력 오류검출코드를 생성하는 입력 오류검출코드 생성기; 및상기 이진 출력 데이터 및 상기 입력 오류검출코드를 입력받고, 상기 이진 출력 데이터에 대한 오류검출코드인 출력 오류검출코드를 생성하며, 상기 출력 오류검출코드와 상기 입력 오류검출코드의 동일성을 판단하여 오류검출결과를 출력하는 오류 검출기;를 포함하고,상기 입력 오류검출코드 및 상기 출력 오류검출코드는 상기 이진 입력 데이터 또는 상기 이진 출력 데이터의 길이에 따라 가변하는 확장형 오류검출코드(SEDC:Scalable Error Detection Coding)이며,상기 입력 오류검출코드 생성기:는 2비트 데이터에 대응하는 2비트 오류검출코드들(SEDC2)을 저장한 2비트 오류검출코드 진리테이블(truth table); 및상기 이진 입력 데이터들이 2비트 입력 데이터일 경우, 상기 2비트 오류검출코드들(SEDC2) 단독이나 복수 개의 산술연산으로, 상기 2비트 입력 데이터들의 불 연산 결과에 대응하는 2비트 입력 오류검출코드(SEDC2-in)를 계산하고, 상기 2비트 입력 오류검출코드(SEDC2-in)를 상기 입력 오류검출코드로 생성하는 2비트 입력 오류검출코드 생성수단;을 포함하는 것을 특징으로 하는 오류 검출 장치
3 3
제 2 항에 있어서,상기 2비트 오류검출코드들(SEDC2)의 최상위 비트는 2비트 데이터 '00', '01', '10' 또는 '11'에 대해 비트들의 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 계산되어 저장되고, 그 외의 경우에는 '0'으로 계산되어 저장되며, 최하위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 계산되어 저장되고, 그 외의 경우에는 '1'로 계산되어 저장되거나, 최상위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 계산되어 저장되고, 그 외의 경우에는 '1'로 계산되어 저장되고, 최하위 비트는 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 계산되어 저장되고, 그 외의 경우에는 '0'으로 계산되어 저장되는 것을 특징으로 하는 오류 검출 장치
4 4
제 3 항에 있어서,상기 이진 입력 데이터들은 제1 입력 데이터(A) 및 제2 입력 데이터(A)의 두 개의 입력 데이터로 이루어지고,상기 입력 오류검출코드 생성기;는상기 입력 데이터들을 조합할 수 있는 경우에 대응하여,상기 제1 입력 데이터 및 상기 제2 입력 데이터의 논리곱에 대응하는 2비트 오류검출코드(SEDC2)인 2비트 논리곱 오류검출코드(SEDC2(A AND B)), 상기 제1 입력 데이터 및 상기 제2 입력 데이터의 논리합에 대응하는 2비트 오류검출코드(SEDC2)인 2비트 논리합 오류검출코드(SEDC2(A OR B)) 및 상기 제1 입력 데이터 및 상기 제2 입력 데이터의 논리곱에 대응하는 2비트 오류검출코드(SEDC2)를 왼쪽 시프트한 3비트의 오류검출코드인 2비트 시프트곱 오류검출코드(2×SEDC2(A AND B))를, 2비트 기본 오류검출코드(SEDC2-basic)로 저장하는 2비트 기본 오류검출코드 진리테이블;을 더 포함하는 것을 특징으로 하는 오류 검출 장치
5 5
제 4 항에 있어서,상기 2비트 입력 오류검출코드 생성수단은 상기 2비트 오류검출코드들(SEDC2) 또는 상기 2비트 기본 오류검출코드들(SEDC2-basic)의 각 단독이나 산술연산 조합에 의해 상기 입력 데이터들의 불 연산 결과에 대응하는 2비트 입력 오류검출코드(SEDC2-in)를 상기 입력 오류검출코드로 생성하는 것을 특징으로 하는 오류 검출 장치
6 6
제 5 항에 있어서,상기 2비트 입력 오류검출코드 생성수단은,상기 불 연산이 로직'0'연산(Logic 0)일 경우, 데이터 '00'의 2비트 오류검출코드(SEDC2(00))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하고, 상기 불 연산이 상기 제1 입력 데이터(A) 및 상기 제2 입력 데이터(B)의 부정 논리합연산(A NOR B)일 경우, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)의 2비트 오류검출코드(SEDC2(NOT A))에 상기 제2 입력데이터(B)의 논리 부정 값(NOT B)의 2비트 오류검출코드(SEDC2(NOT B))를 산술합(+)하고, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)과 상기 제2 입력데이터(B)의 논리 부정 값(NOT B)의 2비트 논리합 오류검출코드(SEDC2((NOT A) OR (NOT B)))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)과 상기 제2 입력 데이터(B)의 논리곱연산((NOT A) AND B)일 경우, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)의 2비트 오류검출코드(SEDC2(NOT A))에 상기 제2 입력데이터(B)의 2비트 오류검출코드(SEDC2(B))를 산술합(+)하고, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)과 상기 제2 입력데이터(B)의 2비트 논리합 오류검출코드(SEDC2((NOT A) OR B))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)의 논리부정연산(NOT A)일 경우, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)의 2비트 오류검출코드(SEDC2(NOT A))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리 부정값(NOT B)의 논리곱연산(A AND (NOT B))일 경우, 상기 제1 입력 데이터(A)의 2비트 오류검출코드(SEDC2(A))에 상기 제2 입력데이터(B)의 논리 부정값(NOT B)의 2비트 오류검출코드(SEDC2(NOT B))를 산술합(+)하고, 상기 제1 입력 데이터(A)와 상기 제2 입력데이터(B)의 논리 부정값(NOT B)의 2비트 논리합 오류검출코드(SEDC2(A OR (NOT B)))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제2 입력 데이터(B)의 논리부정연산(NOT B)일 경우, 상기 제2 입력 데이터(B)의 논리 부정 값(NOT B)의 2비트 오류검출코드(SEDC2(NOT B))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 배타적 논리합연산(A XOR B)일 경우, 상기 제1 입력 데이터(A)의 2비트 오류검출코드(SEDC2(A))에 상기 제2 입력데이터(B)의 논리 부정값(NOT B)의 2비트 오류검출코드(SEDC2(NOT B))를 산술합(+)하고, 상기 제1 입력 데이터(A)와 상기 제2 입력데이터(B)의 2비트 시프트곱 오류검출코드(2×SEDC2(A AND B))를 산술차(-)한 값에, 십진수 '3'을 산술합(+)하여 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 부정 논리곱연산(A NAND B)일 경우, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)의 2비트 오류검출코드(SEDC2(NOT A))에 상기 제2 입력데이터(B)의 논리 부정 값(NOT B)의 2비트 오류검출코드(SEDC2(NOT B))를 산술합(+)하고, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)과 상기 제2 입력데이터(B)의 논리 부정 값(NOT B)의 2비트 논리곱 오류검출코드(SEDC2-in((NOT A) AND (NOT B)))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리곱연산(A AND B)일 경우, 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 2비트 논리곱 오류검출코드(SEDC2(A AND B))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하거나, 상기 제1 입력 데이터(A)의 2비트 오류검출코드(SEDC2(A))에 상기 제2 입력데이터(B)의 2비트 오류검출코드(SEDC2(B))를 산술합(+)하고, 상기 제1 입력 데이터(A)와 상기 제2 입력데이터(B)의 2비트 논리합 오류검출코드(SEDC2(A OR B))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 배타적 부정 논리합연산(A XNOR B)일 경우, 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)의 2비트 오류검출코드(SEDC2(NOT A))에 상기 제2 입력데이터(B)의 2비트 오류검출코드(SEDC2(NOT B))를 산술합(+)하고, 상기 제1 입력 데이터(A)의 논리 부정값(NOT A)과 상기 제2 입력데이터(B)의 2비트 시프트곱 오류검출코드(2×SEDC2((NOT A) AND B))를 산술차(-)한 값에, 십진수 '3'을 산술합(+)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제2 입력 데이터(B)의 출력연산(B)일 경우, 상기 제2 입력 데이터(B)의 2비트 오류검출코드(SEDC2(B))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)의 논리 부정값(NOT A)과 상기 제2 입력 데이터(B)의 논리합연산((NOT A) OR B)일 경우, 상기 제1 입력 데이터(A)의 논리 부정값(NOT A)의 2비트 오류검출코드(SEDC2(NOT A))와 상기 제2 입력데이터(B)의 2비트 오류검출코드(SEDC2(B))를 산술합(+)한 값에, 상기 제1 입력 데이터(A)의 논리 부정값(NOT A)과 상기 제2 입력데이터(B)의 2비트 논리곱 오류검출코드(SEDC2((NOT A) AND B))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)의 출력연산(A)일 경우, 상기 제2 입력 데이터(A)의 2비트 오류검출코드(SEDC2(A))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리 부정값(NOT B)의 논리합연산(A OR (NOT B))일 경우, 상기 제1 입력 데이터(A)의 2비트 오류검출코드(SEDC2(A))와 상기 제2 입력데이터(B)의 논리 부정값(NOT B)의 2비트 오류검출코드(SEDC2(NOT B))를 산술합(+)하고, 상기 제1 입력 데이터(A)와 상기 제2 입력데이터(B)의 논리 부정값(NOT B)의 2비트 논리곱 오류검출코드(SEDC2(A AND (NOT B))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리합연산(A OR B)일 경우, 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 2비트 논리합 오류검출코드(SEDC2(A OR B))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하거나, 상기 제1 입력 데이터(A)의 2비트 오류검출코드(SEDC2(A))에 상기 제2 입력데이터(B)의 2비트 오류검출코드(SEDC2(B))를 산술합(+)하고, 상기 제1 입력 데이터(A)와 상기 제2 입력데이터(B)의 2비트 논리곱 오류검출코드(SEDC2(A AND B))를 산술차(-)하여 상기 2비트 입력 오류검출코드(SEDC2-in)를 생성하고,상기 불 연산이 로직'1'연산(Logic 1)일 경우, 데이터 '11'의 2비트 오류검출코드(SEDC2(11))를 상기 2비트 입력 오류검출코드(SEDC2-in)로 생성하는 것을 특징으로 하는 오류 검출 장치
7 7
제 6 항에 있어서,상기 2비트 입력 오류검출코드 생성수단은, 상기 제1 입력 데이터(A)와 제1 제어신호(S1)의 배타적 논리합 연산을 수행하는 제1 XOR게이트;이진 데이터 '00'을 출력하는 '00'출력기;상기 제1 XOR게이트와 상기 'OO'출력기의 출력을 입력받고 제3 제어신호(S3)에 의해 입력되는 신호들 중 어느 하나의 신호를 출력하는 제1 2비트 2×1먹스(MUX);상기 제1 2비트 2×1 먹스의 출력을 입력받아 2비트 오류검출코드를 출력하는 제1 2비트 오류검출코드 생성기;상기 제1 2비트 오류검출코드 생성기의 출력과 제5 제어신호(S3)를 입력받아 논리곱 연산을 수행하는 제1 AND게이트;상기 제2 입력 데이터(B)와 제2 제어신호(S2)의 배타적 논리합 연산을 수행하는 제2 XOR게이트;이진 데이터 '11'을 출력하는 제1 '11'출력기;상기 제2 XOR게이트와 상기 '11'출력기의 출력을 입력받고 상기 제3 제어신호(S3)에 의해 입력되는 신호들 중 어느 하나의 신호를 출력하는 제2 2비트 2×1먹스;상기 제2 2비트 2×1먹스의 출력을 입력받아 2비트 오류검출코드를 출력하는 제2 2비트 오류검출코드 생성기;상기 제2 2비트 오류검출코드 생성기의 출력과 제6 제어신호(S6)를 입력받아 논리곱 연산을 수행하는 제2 AND게이트;이진 데이터 '11'을 출력하는 제2 '11'출력기;상기 제2 '11'출력기의 출력과 제7 제어신호(S7)를 입력받아 논리곱 연산을 수행하는 제3 AND게이트;상기 제1 2비트 2×1먹스와 상기 제2 2비트 2×1먹스의 출력을 논리합 연산하는 OR게이트;상기 제1 2비트 2×1먹스와 상기 제2 2비트 2×1먹스의 출력을 논리곱 연산하는 제4 AND게이트;상기 OR게이트와 상기 제4 AND게이트의 출력을 입력받고 제4 제어신호(S4)에 의해 입력되는 신호들 중 어느 하나의 신호를 출력하는 제3 2비트 2×1먹스;상기 제3 2비트 2×1먹스의 출력을 입력받아 2비트 오류검출코드를 출력하는 제3 2비트 오류검출코드 생성기; 상기 제3 2비트 오류검출코드 생성기의 출력과 제8 제어신호(S4)를 논리곱 연산하는 제4 AND게이트;상기 제4 AND게이트의 출력을 입력받고 상기 제7 제어신호(S7)에 의해 상기 제4 AND게이트의 출력을 왼쪽 시프트 연산하는 Left Shift게이트;상기 제1 AND게이트, 상기 제2 AND게이트 및 상기 제3 AND게이트의 출력을 산술합(+)하고 상기 Left Shift게이트의 출력을 산술차(-)하여 상기 입력 오류검출코드를 출력하는 가산기(Block Adder); 및상기 불 연산의 종류에 따라 상기 제어신호들(S1, S2, S3, S4, S5, S6, S7, S8)을 출력하는 제어신호 생성기;를 포함하는 논리회로로 구성되는 것을 특징으로 하는 오류 검출 장치
8 8
제 6 항에 있어서,상기 이진 입력 데이터가 1비트 입력 데이터일 경우, 상기 2비트 입력 오류검출코드 생성수단은 상기 1비트 입력 데이터를 2비트 입력 데이터들로 가정하여, 최상위 비트는 '0'으로 설정하고, 최하위 비트는 상기 1비트 입력 데이터로 설정하여 상기 각 불 연산의 경우에 해당하는 오류검출코드의 계산을 수행하고, 계산된 오류검출코드 중, 최하위 비트만을 상기 입력 오류검출코드로 생성하되,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 배타적 논리합연산(A XOR B) 또는 배타적 부정 논리합연산(A XNOR B)일 경우에는, 상기 십진수 '3'이 아닌 십진수 '1'을 산술합(+)한 값의 최하위 비트를 상기 입력 오류검출코드로 생성하는 것을 특징으로 하는 특징으로 하는 오류 검출 장치
9 9
제 8 항에 있어서,상기 오류 검출기는 상기 이진 입력 데이터가 1비트 입력 데이터일 경우, 상기 입력 오류검출코드의 최하위 비트와 상기 출력 오류검출코드의 최하위 비트를 서로 비교하여 오류검출결과를 출력하는 것을 특징으로 하는 오류 검출 장치
10 10
제 6 항에 있어서,상기 입력 오류검출코드 생성기:는 상기 이진 입력 데이터들이 3비트 입력 데이터일 경우 2비트인 3비트 입력 오류검출코드(SEDC3-in)를 상기 입력 오류검출코드로 생성하는 3비트 입력 오류검출코드 생성수단;을 더 포함하고,상기 3비트 입력 오류검출코드 생성수단은 상기 3비트 입력 데이터의 하위 두 비트를 입력으로 하는 상기 2비트 입력 오류검출코드 생성수단의 2비트 입력 오류검출코드(SEDC2-in)를 과도 2비트 입력 오류검출코드로 생성하고, 선택된 불 연산의 종류 및 상기 이진 입력 데이터들 각각의 최상위 비트의 값에 따라 상기 과도 2비트 입력 오류검출코드 자체 또는 상기 과도 2비트 입력 오류검출코드에 '1'을 산술차(-)하여 상기 3비트 입력 오류검출코드(SEDC3-in)를 생성하는 것을 특징으로 하는 오류 검출 장치
11 11
제 10 항에 있어서,상기 3비트 입력 오류검출코드 생성수단이 상기 과도 2비트 입력 오류검출코드에 '1'을 산술차(-)하여 상기 3비트 입력 오류검출코드(SEDC3-in)를 생성하는 경우는,상기 불 연산이 상기 제1 입력 데이터(A) 및 상기 제2 입력 데이터(B)의 부정 논리합연산(A NOR B)이고, 상기 제1 입력 데이터(A) 및 상기 제2 입력 데이터(B)의 최상위 비트가 '0'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)의 논리 부정 값(NOT A)과 상기 제2 입력 데이터(B)의 논리곱연산((NOT A) AND B)이고, 상기 제1 입력 데이터(A)의 최상위 비트가 '0'이고 상기 제2 입력 데이터(B)의 최상위 비트가 '1'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)의 논리부정연산(NOT A)이고, 상기 제2 입력 데이터(B)의 최상위 비트에 관계없이 상기 제1 입력 데이터(A)의 최상위 비트가 '0'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리 부정값(NOT B)의 논리곱연산(A AND (NOT B))이고, 상기 제1 입력 데이터(A)의 최상위 비트가 '1'이고, 상기 제2 입력 데이터(B)의 최상위 비트가 '0'인 경우,상기 불 연산이 상기 제2 입력 데이터(B)의 논리부정연산(NOT B)이고, 상기 제1 입력 데이터(A)의 최상위 비트에 관계없이 상기 제2 입력 데이터(B)의 최상위 비트가 '0'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 배타적 논리합연산(A XOR B)이고, 상기 제1 입력 데이터(A)의 최상위 비트가 '1'이고,상기 제2 입력 데이터(B)의 최상위 비트가 '0'이거나, 상기 제1 입력 데이터(A)의 최상위 비트가 '0'이고, 상기 제2 입력 데이터(B)의 최상위 비트가 '1'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 부정 논리곱연산(A NAND B)이고, 상기 제1 입력 데이터(A) 및 상기 제2 입력 데이터(B)의 최상위 비트가 '1'이 아닌 경우,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리곱연산(A AND B)이고, 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 최상위 비트가 '1'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 배타적 부정 논리합연산(A XNOR B)이고, 상기 제1 입력 데이터(A)의 최상위 비트가 '1'이고,상기 제2 입력 데이터(B)의 최상위 비트가 '0'이거나, 상기 제1 입력 데이터(A)의 최상위 비트가 '0'이고, 상기 제2 입력 데이터(B)의 최상위 비트가 '1'인 경우,상기 불 연산이 상기 제2 입력 데이터(B)의 출력연산(B)이고, 상기 제1 입력 데이터(A)의 최상위 비트에 관계없이 상기 제2 입력 데이터(B)의 최상위 비트가 '1'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)의 논리 부정값(NOT A)과 상기 제2 입력 데이터(B)의 논리합연산((NOT A) OR B)이고, 상기 제1 입력 데이터(A)의 최상위 비트가 '1'이고 상기 제2 입력 데이터(B)의 최상위 비트가 '0'이 아닌 경우,상기 불 연산이 상기 제1 입력 데이터(A)의 출력연산(A)이고, 상기 제2 입력 데이터(B)의 최상위 비트에 관계없이 상기 제1 입력 데이터(A)의 최상위 비트가 '1'인 경우,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리 부정값(NOT B)의 논리합연산(A OR (NOT B))이고, 상기 제1 입력 데이터(A)의 최상위 비트가 '0'이고 상기 제2 입력 데이터(B)의 최상위 비트가 '1'이 아닌 경우,상기 불 연산이 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 논리합연산(A OR B)이고, 상기 제1 입력 데이터(A)와 상기 제2 입력 데이터(B)의 최상위 비트가 '0'이 아닌 경우 또는상기 제1 입력 데이터(A) 및 상기 제2 입력 데이터(B)의 최상위 비트에 관계없이 상기 불 연산이 로직'1'(Logic 1)연산일 경우인 것을 특징으로 하는 오류 검출 장치
12 12
제 11 항에 있어서,상기 입력 오류검출코드 생성기:는 상기 이진 입력 데이터들이 4비트 입력 데이터일 경우, 3비트인 4비트 입력 오류검출코드(SEDC4-in)를 상기 입력 오류검출코드로 생성하는 4비트 입력 오류검출코드 생성수단;을 더 포함하고,상기 4비트 입력 오류검출코드 생성수단은 상기 4비트 입력 데이터의 하위 세 비트를 입력으로 하는 상기 3비트 입력 오류검출코드 생성수단의 3비트 입력 오류검출코드(SEDC3-in)를 상기 4비트 입력 오류검출코드(SEDC4-in)의 하위 두 비트로 생성하고, 상기 4비트 입력 오류검출코드(SEDC4-in)의 최상위 비트는 선택된 불 연산의 종류 및 상기 이진 입력 데이터들 각각의 최상위 비트의 값에 따라 '1' 또는 '0' 값으로 생성하는 것을 특징으로 하는 오류 검출 장치
13 13
제 12 항에 있어서,상기 4비트 입력 오류검출코드(SEDC4-in)의 최상위 비트가 '1'로 생성되는 경우는, 상기 3비트 입력 오류검출코드 생성수단이 상기 과도 2비트 입력 오류검출코드에 '1'을 산술차(-)하는 경우들 이외의 경우인 것을 특징으로 하는 오류 검출 장치
14 14
제 12 항에 있어서,상기 이진 입력 데이터들이 n비트 입력 데이터일 경우 상기 n비트 입력 데이터에 대한 오류검출코드인 n비트 입력 오류검출코드(SEDCn-in)를 상기 입력 오류검출코드로 생성하는 n비트 입력 오류검출코드 생성수단;을 더 포함하고,상기 n비트 입력 오류검출코드 생성수단은 상기 입력 오류검출코드 생성수단들 각각의 오류검출코드(SEDC2-in,SEDC3-in,SEDC4-in)나, 상기 입력 오류검출코드 생성수단들 중 어느 하나의 입력 오류검출코드 생성수단의 오류검출코드와 하나 또는 복수 개의 3비트 입력 오류검출코드(SEDC3-in)의 조합을 상기 입력 오류검출코드로 생성하는 것을 특징으로 하는 오류 검출 장치
15 15
제 2 항 내지 제 14 항 중 어느 한 항에 있어서,상기 오류 검출기:는 상기 이진 출력 데이터가 2비트 출력 데이터일 경우, 상기 2비트 출력 데이터에 대한 2비트의 오류검출코드인 2비트 출력 오류검출코드(SEDC2-out)를 상기 출력 오류검출코드로 생성하는 2비트 출력 오류검출코드 생성수단; 및상기 입력 오류검출코드와 상기 출력 오류검출코드의 동일성을 비교하여 동일하지 않을 경우 오류 발생신호를 출력하는 코드비교수단;을 포함하는 것을 특징으로 하는 오류 검출 장치
16 16
제 15 항에 있어서,상기 2비트 출력 오류검출코드 생성수단은,상기 2비트 출력 오류검출코드들(SEDC2-out)의 최상위 비트는 2비트 데이터 '00', '01', '10' 또는 '11'에 대해 비트들의 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 생성하고, 그 외의 경우에는 '0'으로 생성하며, 최하위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 생성하고, 그 외의 경우에는 '1'로 생성하거나, 최상위 비트는 '0'의 개수와 '1'의 개수가 동일할 경우 '0'으로 생성되고, 그 외의 경우에는 '1'로 생성하며, 최하위 비트는 '0'의 개수가 '1'의 개수보다 크거나 같을 경우 '1'로 생성하고, 그 외의 경우에는 '0'으로 생성하되, 상기 2비트 출력 오류검출코드(SEDC2-out)는 동일한 입력에 대해 상기 2비트 오류검출코드(SEDC2)와 동일한 오류검출코드로 생성되는 것을 특징으로 하는 오류 검출 장치
17 17
제 15 항에 있어서,상기 오류 검출기는,상기 이진 출력 데이터가 3비트 출력 데이터일 경우, 상기 3비트 출력 데이터에 대한 2비트의 오류검출코드인 3비트 출력 오류검출코드(SEDC3-out)를 상기 출력 오류검출코드로 생성하는 3비트 출력 오류검출코드 생성수단;을 더 포함하는 것을 특징으로 하는 오류 검출 장치
18 18
제 17 항에 있어서,상기 3비트 출력 오류검출코드 생성수단은 상기 3비트 출력 데이터의 최상위 비트가 '0'일 경우에는, 중간비트 및 최하위 비트를 입력으로 하는 상기 2비트 출력 오류검출코드 생성수단의 2비트 출력 오류검출코드(SEDC2-out)와 동일하게 상기 3비트 출력 오류검출코드(SEDC3-out)를 생성하고, 상기 3비트 출력 데이터의 최상위 비트가 '1'일 경우에는 중간비트 및 최하위 비트의 논리 부정값을 입력으로 하는 상기 2비트 출력 오류검출코드 생성수단의 2비트 출력 오류검출코드(SEDC2-out)의 논리 부정값을 상기 3비트 출력 오류검출코드(SEDC3-out)로 생성하는 것을 특징으로 하는 오류 검출 장치
19 19
제 18 항에 있어서,상기 오류 검출기는,상기 이진 출력 데이터가 4비트 출력 데이터일 경우, 상기 4비트 출력 데이터에 대한 3비트의 오류검출코드인 4비트 출력 오류검출코드(SEDC4-out)를 상기 출력 오류검출코드로 생성하는 4비트 출력 오류검출코드 생성수단;을 더 포함하는 것을 특징으로 하는 오류 검출 장치
20 20
제 19 항에 있어서,상기 4비트 출력 오류검출코드 생성수단은 상기 4비트 출력 오류검출코드(SEDC4-out)의 하위 2비트는 상기 4비트 출력 데이터 중, 최상위 비트를 제외한 3비트를 입력으로 하는 상기 3비트 출력 오류검출코드 생성수단의 3비트 출력 오류검출코드(SEDC3-out)로 생성하고, 상기 4비트 출력 오류검출코드(SEDC4-out)의 최상위 비트는 상기 4비트 출력 데이터의 최상위 비트의 논리 부정 값으로 생성하는 것을 특징으로 하는 오류 검출 장치
21 21
제 20 항에 있어서,상기 오류 검출기는,상기 이진 출력 데이터가 n비트 출력 데이터일 경우, 상기 n비트 출력 데이터에 대한 오류검출코드인 n비트 출력 오류검출코드(SEDC4-out)를 상기 출력 오류검출코드로 생성하는 n비트 출력 오류검출코드 생성수단;을 더 포함하고,상기 n비트 출력 오류검출코드 생성수단은 상기 출력 오류검출코드 생성수단들 각각의 오류검출코드(SEDC2-out,SEDC3-out,SEDC4-out)나, 상기 출력 오류검출코드 생성수단들 중 어느 하나의 출력 오류검출코드 생성수단의 오류검출코드와 하나 또는 복수 개의 3비트 출력 오류검출코드(SEDC3-out)의 조합을 상기 출력 오류검출코드로 생성하는 것을 특징으로 하는 오류 검출 장치
22 22
제 21 항의 오류 검출 장치; 및적어도 두 개의 이진 입력 데이터에 대해 불 연산(Boolean operation)을 수행하여 연산 결과인 이진 출력 데이터를 출력하는 프로그래머블 불 연산 유닛;을 포함하는 자가검사 프로그래머블 불 연산 유닛(Self-checking Programmable Boolean Operations Unit)
23 23
제 21 항의 오류 검출 장치; 및적어도 두 개의 이진 입력 데이터에 대해 불 연산(Boolean operation)을 수행하여 연산 결과인 이진 출력 데이터를 출력하는 프로그래머블 산술/논리 연산유닛을 포함하는 자가검사 프로그래머블 산술/논리 연산유닛(Self-checking Programmable Arithmetic and Logic Unit)
24 24
컴퓨터를 제 21 항의 오류 검출 장치로 기능하게 하는 오류 검출 프로그램이 저장된 컴퓨터로 읽을 수 있는 기록매체
25 25
제 24 항의 오류 검출 프로그램이 저장되고 통신망을 통해 상기 오류 검출 프로그램을 전송할 수 있는 서버 시스템
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 KR101268996 KR 대한민국 FAMILY
2 KR101268998 KR 대한민국 FAMILY
3 KR101297318 KR 대한민국 FAMILY
4 WO2013105709 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
DOCDB 패밀리 정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교과부 조선대학교 중견연구자지원사업(핵심연구) 오류 모듈에 안정적으로 대처하는 재구성 가능한 가상실험장치 구조 동시설계 연구