| 1 |
1
전도성이 있는 세라믹을 포함하는 기판;상기 기판 위에 형성된 중간층;상기 중간층 위에 형성된 반도체층; 및상기 반도체층 위에 형성되고, 서로 다른 물질로 구성된 복수 개의 층을 포함하는 전면 전극을 포함하고,상기 중간층은,상기 기판에 포함된 불순물이 상기 반도체층으로 확산되는 것을 방지하고,상기 전면 전극은,상기 반도체층과 연결되는 배리어(barrier);상기 배리어에 수행된 열처리를 통해 상기 반도체층의 물질과 상기 배리어의 물질이 반응하여 형성된 화합물을 포함하는 금속 화합물층; 및상기 배리어 위에 형성되는 금속 전극을 포함하고,상기 배리어는, 상기 배리어의 시트 저항이 낮도록 소정의 시간 동안 미리 정해진 범위 내의 pH값을 유지하는 용액에 포함된 금속 이온을 기초로 증착되고, 상기 금속 화합물층의 시트 저항이 낮도록 소정의 시간 동안 상기 열처리가 수행되는,광전 변환 셀
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 배리어는 니켈을 포함하고,상기 금속 화합물층은 상기 니켈과 상기 반도체층에 포함된 물질이 반응하여 형성된 화합물을 포함하고,상기 금속 전극은 구리를 포함하는,광전 변환 셀
|
| 4 |
4
제1항에 있어서,상기 전면 전극은,상기 금속 전극을 캡핑(capping)하는 캡핑층(capping layer)를 더 포함하는 광전 변환 셀
|
| 5 |
5
제4항에 있어서,상기 캡핑층은, 은 및 주석 중 적어도 하나를 포함하는,광전 변환 셀
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서,상기 반도체층은,제1 도전형 불순물을 포함하는 시드층;상기 시드층 상에 형성되는 다결정 실리콘 박막층; 및상기 다결정 실리콘 박막층 상에 형성되고, 제2 도전형 불순물을 포함하는 에미터층을 포함하는,광전 변환 셀
|
| 8 |
8
제7항에 있어서,상기 제1 도전형 불순물은, p형 불순물이고,상기 제2 도전형 불순물은, n형 불순물인,광전 변환 셀
|
| 9 |
9
전면 전극을 포함하는 광전 변환 셀에서 상기 전면 전극에 있어서,반도체층 위에 형성된 배리어(barrier);상기 배리어에 수행된 열처리를 통해 상기 배리어와 상기 반도체층 사이에 형성된 금속 화합물층;상기 배리어 위에 형성된 금속 전극; 및상기 금속 전극 위에 형성된 캡핑층(capping layer)을 포함하고,상기 반도체층은, 전도성이 있는 세라믹 기판에 포함된 불순물의 확산을 방지하는 중간층 위에 형성되고,상기 배리어는, 상기 배리어의 시트 저항이 낮도록 소정의 시간 동안 미리 정해진 범위 내의 pH값을 유지하는 용액에 포함된 금속 이온을 기초로 증착되고, 상기 금속 화합물층의 시트 저항이 낮도록 소정의 시간 동안 상기 열처리가 수행되는, 전면 전극
|
| 10 |
10
삭제
|
| 11 |
11
제9항에 있어서,상기 미리 정해진 범위는 pH가 8 내지 10인,전면 전극
|
| 12 |
12
전도성이 있는 세라믹을 포함하는 기판 위에 중간층을 형성하는 단계;상기 중간층 위에 반도체층을 형성하는 단계; 및상기 반도체층과 연결되는 전면 전극을 형성하는 단계를 포함하고,상기 중간층은, 상기 기판에 포함된 불순물이 상기 반도체층으로 확산되는 것을 방지하고,상기 전면 전극은, 서로 다른 물질로 구성된 복수 개의 층을 포함하고,상기 전면 전극을 형성하는 단계,상기 반도체층 위에 배리어(barrier)를 형성하는 단계;상기 배리어를 열처리하는 단계;상기 열처리를 통해 상기 배리어에 포함된 물질과 상기 반도체층에 포함된 물질이 반응하여 형성된 화합물을 포함하는 금속 화합물층을 형성하는 단계; 및 상기 배리어 위에 금속 전극을 형성하는 단계를 포함하고,상기 배리어는, 상기 배리어의 시트 저항이 낮도록 소정의 시간 동안 미리 정해진 범위 내의 pH값을 유지하는 용액에 포함된 금속 이온을 기초로 증착되고, 상기 금속 화합물층의 시트 저항이 낮도록 소정의 시간 동안 상기 열처리가 수행되는,광전 변환 셀의 제조 방법
|
| 13 |
13
삭제
|
| 14 |
14
제12항에 있어서,상기 배리어는 니켈을 포함하고,상기 금속 화합물층은 상기 니켈과 상기 반도체층에 포함된 물질이 반응하여 형성된 화합물을 포함하고,상기 금속 전극은 구리를 포함하는광전 변환 셀의 제조 방법
|
| 15 |
15
제12항에 있어서,상기 전면 전극을 형성하는 단계는,상기 금속 전극을 캡핑(capping)하는 캡핑층(capping layer)을 형성하는 단계를 더 포함하는 광전 변환 셀의 제조 방법
|
| 16 |
16
삭제
|
| 17 |
17
제12항에 있어서,상기 반도체층을 형성하는 단계는,제1 도전형 불순물을 포함하는 시드층을 형성하는 단계;상기 시드층 위에 다결정 실리콘 박막층을 형성하는 단계; 및상기 다결정 실리콘 박막층 위에 제2 도전형 불순물을 포함하는 에미터층을 형성하는 단계를 포함하는 광전 변환 셀의 제조 방법
|
| 18 |
18
제17항에 있어서,상기 시드층을 형성하는 단계는,실리콘의 그레인의 사이즈를 미리 정해진 크기 이상이 되도록 재결정화하는 단계; 및상기 실리콘에 p형 불순물을 강하게 도핑하여 상기 시드층을 형성하는 단계를 포함하는 광전 변환 셀의 제조 방법
|
| 19 |
19
전면 전극을 포함하는 광전 변환 셀에서 상기 전면 전극의 제조 방법에 있어서,반도체층 위에 제1 금속을 증착시켜 배리어(barrier)를 형성하는 단계;상기 배리어에 열처리를 하여 상기 배리어와 상기 반도체층 사이에 금속 화합물층을 형성하는 단계;상기 배리어 위에 금속 전극을 형성하는 단계; 및상기 금속 전극이 외부에 노출되는 것을 방지하도록 상기 금속 전극 위에 캡핑층을 형성하는 단계를 포함하고,상기 반도체층은, 전도성이 있는 세라믹 기판에 포함된 불순물의 확산을 방지하기 위한 중간층 위에 형성되고,상기 배리어는, 상기 배리어의 시트 저항이 낮도록 소정의 시간 동안 미리 정해진 범위 내의 pH값을 유지하는 용액에 포함된 금속 이온을 기초로 증착되고, 상기 금속 화합물층의 시트 저항이 낮도록 소정의 시간 동안 상기 열처리가 수행되는, 전면 전극의 제조 방법
|
| 20 |
20
제19항에 있어서,상기 배리어를 형성하는 단계는,미리 정해진 증착 시간 이내에, 용액에 포함된 이온의 산화 환원 반응을 이용하여 상기 배리어를 형성하는,전면 전극의 제조 방법
|
| 21 |
21
제20항에 있어서,상기 이온은, 니켈 이온을 포함하고,상기 미리 정해진 증착 시간은 5분인, 전면 전극의 제조 방법
|
| 22 |
22
제20항에 있어서,상기 배리어의 두께와 시트 저항은, 상기 용액의 pH에 따라 결정되는, 전면 전극의 제조 방법
|
| 23 |
23
제19항에 있어서,상기 열처리는, 섭씨 300도 내지 400도 사이에서 수행되는, 전면 전극의 제조 방법
|
