요약 | 신뢰성이 개선된 다치 논리 장치가 개시된다. 이를 위해 본 발명은, 멀티 레벨 신호를 복수의 부분 신호들로 변환하도록 구성된 변환 유닛 및 복수의 부분 신호들을 각각 저장하는 복수의 비휘발성 메모리 소자들을 포함하고, 비휘발성 메모리 소자들 각각에 저장된 복수의 부분 신호들 각각의 비트 수는 멀티 레벨 신호의 비트 수보다 작은 것을 특징으로 하는 다치 논리 장치를 제공한다. |
---|---|
Int. CL | G11C 16/26 (2006.01) G11C 16/10 (2006.01) G11C 16/04 (2006.01) G11C 16/06 (2006.01) |
CPC | |
출원번호/일자 | 1020110119776 (2011.11.16) |
출원인 | 삼성전자주식회사, 서울시립대학교 산학협력단 |
등록번호/일자 | |
공개번호/일자 | 10-2013-0054009 (2013.05.24) 문서열기 |
공고번호/일자 | 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2016.10.28) |
심사청구항수 | 31 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 삼성전자주식회사 | 대한민국 | 경기도 수원시 영통구 |
2 | 서울시립대학교 산학협력단 | 대한민국 | 서울특별시 동대문구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김호정 | 대한민국 | 경기도 수원시 영통구 |
2 | 최중호 | 대한민국 | 서울특별시 동대문구 |
3 | 신재광 | 대한민국 | 경기도 안양시 동안구 |
4 | 최현식 | 대한민국 | 경기도 화성시 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 리앤목특허법인 | 대한민국 | 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 삼성전자주식회사 | 경기도 수원시 영통구 | |
2 | 서울시립대학교 산학협력단 | 서울특별시 동대문구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2011.11.16 | 수리 (Accepted) | 1-1-2011-0907010-03 |
2 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2012.06.21 | 수리 (Accepted) | 4-1-2012-5132663-40 |
3 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.01.03 | 수리 (Accepted) | 4-1-2014-0000287-10 |
4 | [심사청구]심사청구(우선심사신청)서 [Request for Examination] Request for Examination (Request for Preferential Examination) |
2016.10.28 | 수리 (Accepted) | 1-1-2016-1052182-22 |
5 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.17 | 수리 (Accepted) | 4-1-2017-5009116-18 |
6 | 의견제출통지서 Notification of reason for refusal |
2017.09.26 | 발송처리완료 (Completion of Transmission) | 9-5-2017-0676208-47 |
7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2017.11.03 | 수리 (Accepted) | 1-1-2017-1094487-50 |
8 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2017.11.03 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2017-1094488-06 |
9 | 등록결정서 Decision to grant |
2017.11.30 | 발송처리완료 (Completion of Transmission) | 9-5-2017-0837131-18 |
10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.09.10 | 수리 (Accepted) | 4-1-2019-5191631-69 |
번호 | 청구항 |
---|---|
1 |
1 기입 신호에 따라 멀티 레벨 신호를 저장하고, 독출 신호에 따라 상기 멀티 레벨 신호를 출력하는 다치 논리 장치(multi-valued logic device)로서,상기 멀티 레벨 신호를 복수의 부분 신호들로 변환하도록 구성된 변환 유닛; 및상기 복수의 부분 신호들을 각각 저장하는 복수의 비휘발성 메모리 소자들을 포함하고,상기 복수의 비휘발성 메모리 소자들 각각에 저장된 상기 복수의 부분 신호들 각각의 비트 수는 상기 멀티 레벨 신호의 비트 수보다 작고,상기 변환 유닛은, 상기 멀티 레벨 신호의 레벨 별 구간들의 경계와 대응되는 복수의 구간 신호들을 생성하도록 구성된 비교 유닛; 및상기 복수의 구간 신호들을 기초로 상기 복수의 부분 신호들을 생성하도록 구성된 디코더를 포함하며,상기 다치 논리 장치는, 상기 복수의 구간 신호들로부터 상기 멀티 레벨 신호를 복원하여 출력하도록 구성된 레벨 회복 유닛(level restore unit)을 더 포함하는 것을 특징으로 하는 다치 논리 장치 |
2 |
2 제1항에 있어서,상기 복수의 부분 신호들 각각은 1-bit 신호이고,상기 복수의 비휘발성 메모리 소자들 각각은 상기 1-bit 신호를 저장하는 SLC(single level cell) 비휘발성 메모리 소자인 것을 특징으로 하는 다치 논리 장치 |
3 |
3 제1항에 있어서,상기 기입 신호에 따라 상기 복수의 부분 신호들을 상기 복수의 비휘발성 메모리 소자들 각각에 저장하도록 구성된 기입 유닛을 더 포함하는 다치 논리 장치 |
4 |
4 제3항에 있어서,상기 복수의 부분 신호들에 기초하여 상기 복수의 비휘발성 메모리 소자들의 저항을 변화시키기 위한 상기 기입 신호들을 생성하고, 상기 기입 신호를 상기 기입 유닛에 전달하도록 구성된 제어부를 더 포함하는 다치 논리 장치 |
5 |
5 제3항에 있어서,상기 기입 유닛은, 상기 복수의 비휘발성 메모리 소자들과 연결된 복수의 전압 인가 유닛들을 포함하고,상기 복수의 전압 인가 유닛들은, 상기 복수의 비휘발성 메모리 소자들 각각의 저항을 변화시키도록 구성된 것을 특징으로 하는 다치 논리 장치 |
6 |
6 제5항에 있어서,상기 복수의 전압 인가 유닛들 각각은, 상기 복수의 비휘발성 메모리 소자들 각각의 저항을 제1 상태로 변화시키도록 구성된 제1 상태 전압 인가 유닛; 및상기 복수의 비휘발성 메모리 소자들 각각의 상기 저항을 제2 상태로 변화시키도록 구성된 제2 상태 전압 인가 유닛을 포함하는 것을 특징으로 하는 다치 논리 장치 |
7 |
7 제1항에 있어서,상기 독출 신호에 따라 상기 멀티 레벨 신호를 출력하도록 구성된 독출 유닛을 더 포함하는 다치 논리 장치 |
8 |
8 제7항에 있어서,상기 독출 유닛은,상기 복수의 비휘발성 메모리 소자들과 각각 연결된 복수의 전류 생성 유닛들을 포함하고,상기 복수의 전류 생성 유닛들 각각은, 상기 복수의 비휘발성 메모리 소자들에 저장된 상기 복수의 부분 신호들 각각에 기초하여 상기 멀티 레벨 신호의 부분들을 출력하도록 구성된 것을 특징으로 하는 다치 논리 장치 |
9 |
9 기입 신호에 따라 멀티 레벨 신호를 저장하고, 독출 신호에 따라 상기 멀티 레벨 신호를 출력하는 다치 논리 장치(multi-valued logic device)로서,상기 멀티 레벨 신호를 복수의 부분 신호들로 변환하도록 구성된 변환 유닛;상기 복수의 부분 신호들을 각각 저장하는 복수의 비휘발성 메모리 소자들; 및상기 독출 신호에 따라 상기 멀티 레벨 신호를 출력하도록 구성된 독출 유닛을 포함하고,상기 복수의 비휘발성 메모리 소자들 각각에 저장된 상기 복수의 부분 신호들 각각의 비트 수는 상기 멀티 레벨 신호의 비트 수보다 작고,상기 독출 유닛은,상기 복수의 비휘발성 메모리 소자들과 각각 연결된 복수의 전류 생성 유닛들을 포함하고,상기 복수의 전류 생성 유닛들 각각은, 상기 복수의 비휘발성 메모리 소자들에 저장된 상기 복수의 부분 신호들 각각에 기초하여 상기 멀티 레벨 신호의 부분들을 출력하도록 구성되며,상기 복수의 전류 생성 유닛들 각각은, 상기 독출 유닛의 출력단과 상기 복수의 비휘발성 메모리 소자들 각각의 사이에 연결된 것을 특징으로 하는 다치 논리 장치 |
10 |
10 제9항에 있어서,상기 복수의 전류 생성 유닛들 각각은, 상기 복수의 비휘발성 메모리 소자들 각각에 흐르는 전류에 기초하여 상기 멀티 레벨 신호의 상기 부분들을 출력하도록 구성된 전류 미러 회로를 포함하는 것을 특징으로 하는 다치 논리 장치 |
11 |
11 제1항에 있어서,상기 복수의 비휘발성 메모리 소자들은 어레이 형태로 배열된 것을 특징으로 하는 다치 논리 장치 |
12 |
12 삭제 |
13 |
13 제1항에 있어서, 상기 복수의 부분 신호들은 이진 신호들(binary signals)이고상기 디코더는 상기 복수의 구간 신호들을 기초로 상기 이진 신호들을 생성하도록 구성된 이진 디코더를 포함하는 것을 특징으로 하는 다치 논리 장치 |
14 |
14 삭제 |
15 |
15 제1항에 있어서,상기 레벨 회복 유닛은 클록 신호에 따라 활성화되어 상기 멀티 레벨 신호를 출력하도록 구성된 것을 특징으로 하는 다치 논리 장치 |
16 |
16 제1항에 있어서,상기 레벨 회복 유닛은, 상기 구간 신호에 의해 흐르는 전류에 기초하여 상기 멀티 레벨 신호를 출력하도록 구성된 전류 미러 회로를 포함하는 것을 특징으로 하는 다치 논리 장치 |
17 |
17 기입 신호에 따라 멀티 레벨 신호를 저장하고, 독출 신호에 따라 상기 멀티 레벨 신호를 출력하는 다치 논리 장치로서,상기 멀티 레벨 신호의 제1 부분과 대응되는 제1 부분 신호를 저장하는 제1 비휘발성 메모리 소자; 상기 멀티 레벨 신호의 제2 부분과 대응되는 제2 부분 신호를 저장하는 제2 비휘발성 메모리 소자; 및복수의 구간 신호들을 이용하여 상기 제1 부분 신호 및 상기 제2 부분 신호로부터 상기 멀티 레벨 신호를 복원하여 출력하도록 구성된 레벨 회복 유닛(level restore unit)을 포함하고,상기 제1 부분 신호 및 상기 제2 부분 신호 각각의 비트 수는 상기 멀티 레벨 신호의 비트 수보다 작은 것을 특징으로 하는 다치 논리 장치 |
18 |
18 제17항에 있어서,상기 제1 부분 신호 및 제2 부분 신호 각각은 1-bit 신호이고,상기 제1 비휘발성 메모리 소자 및 제2 비휘발성 메모리 소자 각각은 상기 1-bit 신호를 저장하는 SLC(single level cell) 비휘발성 메모리 소자인 것을 특징으로 하는 다치 논리 장치 |
19 |
19 제17항에 있어서,상기 멀티 레벨 신호를 상기 제1 부분 신호 및 상기 제2 부분 신호로 변환하도록 구성된 변환 유닛; 및상기 기입 신호에 따라 상기 제1 부분 신호 및 상기 제2 부분 신호를 상기 제1 비휘발성 메모리 소자 및 상기 제2 비휘발성 메모리 소자에 각각 저장하도록 구성된 기입 유닛을 더 포함하는 다치 논리 장치 |
20 |
20 제19항에 있어서,상기 기입 유닛은, 상기 제1 부분 신호를 상기 제1 비휘발성 메모리 소자에 저장하도록 구성된 제1 전압 인가 유닛; 및상기 제2 부분 신호를 상기 제2 비휘발성 메모리 소자에 저장하도록 구성된 제2 전압 인가 유닛을 포함하는 것을 특징으로 하는 다치 논리 장치 |
21 |
21 제20항에 있어서,상기 제1 전압 인가 유닛은,상기 제1 비휘발성 메모리 소자의 저항을 셋 저항으로 변화시키도록 구성된 제1 셋 전압 인가 유닛; 및상기 제1 비휘발성 메모리 소자의 상기 저항을 리셋 저항으로 변화시키도록 구성된 제1 리셋 전압 인가 유닛을 포함하고,상기 제2 전압 인가 유닛은,상기 제2 비휘발성 메모리 소자의 저항을 셋 저항으로 변화시키도록 구성된 제2 셋 전압 인가 유닛; 및상기 제2 비휘발성 메모리 소자의 상기 저항을 리셋 저항으로 변화시키도록 구성된 제2 리셋 전압 인가 유닛를 포함하는 것을 특징으로 하는 다치 논리 장치 |
22 |
22 기입 신호에 따라 멀티 레벨 신호를 저장하고, 독출 신호에 따라 상기 멀티 레벨 신호를 출력하는 다치 논리 장치로서,상기 멀티 레벨 신호의 제1 부분과 대응되는 제1 부분 신호를 저장하는 제1 비휘발성 메모리 소자; 및상기 멀티 레벨 신호의 제2 부분과 대응되는 제2 부분 신호를 저장하는 제2 비휘발성 메모리 소자를 포함하고,상기 제1 부분 신호 및 상기 제2 부분 신호 각각의 비트 수는 상기 멀티 레벨 신호의 비트 수보다 작으며,상기 제1 부분 신호가 로우 상태인 경우, 제1 리셋 전압 인가 유닛이 활성화되어 상기 제1 비휘발성 메모리 소자의 저항이 리셋 저항으로 변화되고,상기 제1 부분 신호가 하이 상태인 경우, 제1 셋 전압 인가 유닛이 활성화되어 상기 제1 비휘발성 메모리 소자의 저항이 셋 저항으로 변화되며,상기 제2 부분 신호가 로우 상태인 경우, 제2 리셋 전압 인가 유닛이 활성화되어 상기 제2 비휘발성 메모리 소자의 저항이 리셋 저항으로 변화되고,상기 제2 부분 신호가 하이 상태인 경우, 제2 셋 전압 인가 유닛이 활성화되어 상기 제2 비휘발성 메모리 소자의 저항이 셋 저항으로 변화되는 것을 특징으로 하는 다치 논리 장치 |
23 |
23 제17항에 있어서,상기 독출 신호에 따라 상기 멀티 레벨 신호를 출력하도록 구성된 독출 유닛을 더 포함하는 다치 논리 장치 |
24 |
24 제23항에 있어서,상기 독출 유닛은,상기 제1 비휘발성 메모리 소자에 저장된 상기 제1 부분 신호에 기초하여 상기 멀티 레벨 신호의 상기 제1 부분을 출력하도록 구성된 제1 전류 생성 유닛; 및상기 제2 비휘발성 메모리 소자에 저장된 상기 제2 부분 신호에 기초하여 상기 멀티 레벨 신호의 상기 제2 부분을 출력하도록 구성된 제2 전류 생성 유닛을 포함하는 다치 논리 장치 |
25 |
25 기입 신호에 따라 멀티 레벨 신호를 저장하고, 독출 신호에 따라 상기 멀티 레벨 신호를 출력하는 다치 논리 장치로서,상기 멀티 레벨 신호의 제1 부분과 대응되는 제1 부분 신호를 저장하는 제1 비휘발성 메모리 소자;상기 멀티 레벨 신호의 제2 부분과 대응되는 제2 부분 신호를 저장하는 제2 비휘발성 메모리 소자; 및상기 독출 신호에 따라 상기 멀티 레벨 신호를 출력하도록 구성된 독출 유닛을 포함하고,상기 제1 부분 신호 및 상기 제2 부분 신호 각각의 비트 수는 상기 멀티 레벨 신호의 비트 수보다 작으며,상기 독출 유닛은,상기 제1 비휘발성 메모리 소자에 저장된 상기 제1 부분 신호에 기초하여 상기 멀티 레벨 신호의 상기 제1 부분을 출력하도록 구성된 제1 전류 생성 유닛; 및상기 제2 비휘발성 메모리 소자에 저장된 상기 제2 부분 신호에 기초하여 상기 멀티 레벨 신호의 상기 제2 부분을 출력하도록 구성된 제2 전류 생성 유닛을 포함하며,상기 제1 전류 생성 유닛은 상기 독출 유닛의 출력단과 상기 제1 비휘발성 메모리 소자 사이에 연결되고,상기 제2 전류 생성 유닛은 상기 독출 유닛의 상기 출력단과 상기 제2 비휘발성 메모리 소자 사이에 연결된 것을 특징으로 하는 다치 논리 장치 |
26 |
26 제25항에 있어서,상기 제1 전류 생성 유닛은, 상기 제1 비휘발성 메모리 소자에 흐르는 전류에 기초하여 상기 멀티 레벨 신호의 상기 제1 부분을 출력하도록 구성된 제1 전류 미러 회로를 포함하고,상기 제2 전류 생성 유닛은, 상기 제2 비휘발성 메모리 소자에 흐르는 전류에 기초하여 상기 멀티 레벨 신호의 상기 제2 부분을 출력하도록 구성된 제2 전류 미러 회로를 포함하는 것을 특징으로 하는 다치 논리 장치 |
27 |
27 기입 신호에 따라 제1 멀티 레벨 신호 및 제2 멀티 레벨 신호를 저장하고, 선택 신호에 따라 상기 제1 멀티 레벨 신호 및 상기 제2 멀티 레벨 신호 중 하나를 선택하여 독출 신호에 따라 선택된 멀티 레벨 신호를 출력하는 다치 논리 장치로서,상기 제1 멀티 레벨 신호의 제1 부분과 대응되는 제1 부분 신호를 저장하는 제1 비휘발성 메모리 소자;상기 제1 멀티 레벨 신호의 제2 부분과 대응되는 제2 부분 신호를 저장하는 제2 비휘발성 메모리 소자;상기 제2 멀티 레벨 신호의 제3 부분과 대응되는 제3 부분 신호를 저장하는 제3 비휘발성 메모리 소자;상기 제2 멀티 레벨 신호의 제4 부분과 대응되는 제4 부분 신호를 저장하는 제4 비휘발성 메모리 소자; 및복수의 구간 신호들을 이용하여 상기 제1 부분 신호 및 상기 제2 부분 신호로부터 상기 제1 멀티 레벨 신호를 복원하여 출력하고 상기 제3 부분 신호 및 상기 제4 부분 신호로부터 상기 제2 멀티 레벨 신호를 복원하여 출력하도록 구성된 레벨 회복 유닛(level restore unit)을 포함하고,상기 제1 부분 신호 및 상기 제2 부분 신호 각각의 비트 수는 상기 제1 멀티 레벨 신호의 비트 수보다 작으며,상기 제3 부분 신호 및 상기 제4 부분 신호 각각의 비트 수는 상기 제2 멀티 레벨 신호의 비트 수보다 작은 것을 특징으로 하는 다치 논리 장치 |
28 |
28 제27항에 있어서,상기 제1 비휘발성 메모리 소자 내지 상기 제4 비휘발성 메모리 소자는 어레이 형태로 배열된 것을 특징으로 하는 다치 논리 장치 |
29 |
29 제27항에 있어서,상기 기입 신호 및 상기 선택 신호에 따라 상기 제1 부분 신호 내지 상기 제4 부분 신호를 상기 제1 비휘발성 메모리 소자 내지 상기 제4 비휘발성 메모리 소자에 각각 저장하도록 구성된 기입 유닛을 더 포함하는 다치 논리 장치 |
30 |
30 기입 신호에 따라 제1 멀티 레벨 신호 및 제2 멀티 레벨 신호를 저장하고, 선택 신호에 따라 상기 제1 멀티 레벨 신호 및 상기 제2 멀티 레벨 신호 중 하나를 선택하여 독출 신호에 따라 선택된 멀티 레벨 신호를 출력하는 다치 논리 장치로서,상기 제1 멀티 레벨 신호의 제1 부분과 대응되는 제1 부분 신호를 저장하는 제1 비휘발성 메모리 소자;상기 제1 멀티 레벨 신호의 제2 부분과 대응되는 제2 부분 신호를 저장하는 제2 비휘발성 메모리 소자;상기 제2 멀티 레벨 신호의 제3 부분과 대응되는 제3 부분 신호를 저장하는 제3 비휘발성 메모리 소자;상기 제2 멀티 레벨 신호의 제4 부분과 대응되는 제4 부분 신호를 저장하는 제4 비휘발성 메모리 소자; 및상기 기입 신호 및 상기 선택 신호에 따라 상기 제1 부분 신호 내지 상기 제4 부분 신호를 상기 제1 비휘발성 메모리 소자 내지 상기 제4 비휘발성 메모리 소자에 각각 저장하도록 구성된 기입 유닛을 포함하고,상기 제1 부분 신호 및 상기 제2 부분 신호 각각의 비트 수는 상기 제1 멀티 레벨 신호의 비트 수보다 작으며,상기 제3 부분 신호 및 상기 제4 부분 신호 각각의 비트 수는 상기 제2 멀티 레벨 신호의 비트 수보다 작고,상기 기입 유닛은, 상기 선택 신호가 제1 상태인 경우, 상기 제1 부분 신호 및 상기 제2 부분 신호를 상기 제1 비휘발성 메모리 소자 및 상기 제2 비휘발성 메모리 소자에 각각 저장하고, 상기 선택 신호가 제2 상태인 경우, 상기 제3 부분 신호 및 상기 제4 부분 신호를 상기 제3 비휘발성 메모리 소자 및 상기 제4 비휘발성 메모리 소자에 각각 저장하는 것을 특징으로 하는 다치 논리 장치 |
31 |
31 제27항에 있어서,상기 독출 신호에 따라, 상기 제1 멀티 레벨 신호 및 상기 제2 멀티 레벨 신호 중 상기 선택 신호에 의해 선택된 하나를 출력하도록 구성된 독출 유닛을 더 포함하는 다치 논리 장치 |
32 |
32 제31항에 있어서,상기 독출 유닛은,상기 제1 비휘발성 메모리 소자에 저장된 상기 제1 부분 신호 또는 상기 제3 비휘발성 메모리 소자에 저장된 상기 제3 부분 신호에 기초하여 상기 제1 멀티 레벨 신호의 상기 제1 부분 또는 상기 제2 멀티 레벨 신호의 상기 제3 부분을 출력하도록 구성된 제1 전류 생성 유닛; 및상기 제2 비휘발성 메모리 소자에 저장된 상기 제2 부분 신호 또는 상기 제4 비휘발성 메모리 소자에 저장된 상기 제4 부분 신호에 기초하여 상기 제1 멀티 레벨 신호의 상기 제2 부분 또는 상기 제2 멀티 레벨 신호의 상기 제4 부분을 출력하도록 구성된 제2 전류 생성 유닛을 포함하는 것을 특징으로 하는 다치 논리 장치 |
33 |
33 기입 신호에 따라 제1 멀티 레벨 신호 및 제2 멀티 레벨 신호를 저장하고, 선택 신호에 따라 상기 제1 멀티 레벨 신호 및 상기 제2 멀티 레벨 신호 중 하나를 선택하여 독출 신호에 따라 선택된 멀티 레벨 신호를 출력하는 다치 논리 장치로서,상기 제1 멀티 레벨 신호의 제1 부분과 대응되는 제1 부분 신호를 저장하는 제1 비휘발성 메모리 소자;상기 제1 멀티 레벨 신호의 제2 부분과 대응되는 제2 부분 신호를 저장하는 제2 비휘발성 메모리 소자;상기 제2 멀티 레벨 신호의 제3 부분과 대응되는 제3 부분 신호를 저장하는 제3 비휘발성 메모리 소자;상기 제2 멀티 레벨 신호의 제4 부분과 대응되는 제4 부분 신호를 저장하는 제4 비휘발성 메모리 소자; 및상기 독출 신호에 따라, 상기 제1 멀티 레벨 신호 및 상기 제2 멀티 레벨 신호 중 상기 선택 신호에 의해 선택된 하나를 출력하도록 구성된 독출 유닛을 포함하고,상기 제1 부분 신호 및 상기 제2 부분 신호 각각의 비트 수는 상기 제1 멀티 레벨 신호의 비트 수보다 작으며,상기 제3 부분 신호 및 상기 제4 부분 신호 각각의 비트 수는 상기 제2 멀티 레벨 신호의 비트 수보다 작고,상기 독출 유닛은,상기 제1 비휘발성 메모리 소자에 저장된 상기 제1 부분 신호 또는 상기 제3 비휘발성 메모리 소자에 저장된 상기 제3 부분 신호에 기초하여 상기 제1 멀티 레벨 신호의 상기 제1 부분 또는 상기 제2 멀티 레벨 신호의 상기 제3 부분을 출력하도록 구성된 제1 전류 생성 유닛; 및상기 제2 비휘발성 메모리 소자에 저장된 상기 제2 부분 신호 또는 상기 제4 비휘발성 메모리 소자에 저장된 상기 제4 부분 신호에 기초하여 상기 제1 멀티 레벨 신호의 상기 제2 부분 또는 상기 제2 멀티 레벨 신호의 상기 제4 부분을 출력하도록 구성된 제2 전류 생성 유닛을 포함하며,상기 선택 신호가 제1 상태인 경우, 상기 제1 전류 생성 유닛은 상기 제1 비휘발성 메모리 소자에 저장된 상기 제1 부분 신호에 기초하여 상기 제1 멀티 레벨 신호의 상기 제1 부분을 출력하고,상기 제2 전류 생성 유닛은 상기 제2 비휘발성 메모리 소자에 저장된 상기 제2 부분 신호에 기초하여 상기 제1 멀티 레벨 신호의 상기 제2 부분을 출력하며,상기 선택 신호가 제2 상태인 경우, 상기 제1 전류 생성 유닛은 상기 제3 비휘발성 메모리 소자에 저장된 상기 제3 부분 신호에 기초하여 상기 제2 멀티 레벨 센호의 상기 제3 부분을 출력하고,상기 제2 전류 생성 유닛은 상기 제4 비휘발성 메모리 소자에 저장된 상기 제4 부분 신호에 기초하여 상기 제2 멀티 레벨 센호의 상기 제4 부분을 출력하는 것을 특징으로 하는 다치 논리 장치 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | CN103117090 | CN | 중국 | FAMILY |
2 | JP06027855 | JP | 일본 | FAMILY |
3 | JP25105518 | JP | 일본 | FAMILY |
4 | US08861268 | US | 미국 | FAMILY |
5 | US20130121059 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | CN103117090 | CN | 중국 | DOCDBFAMILY |
2 | CN103117090 | CN | 중국 | DOCDBFAMILY |
3 | JP2013105518 | JP | 일본 | DOCDBFAMILY |
4 | JP6027855 | JP | 일본 | DOCDBFAMILY |
5 | US2013121059 | US | 미국 | DOCDBFAMILY |
6 | US8861268 | US | 미국 | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
등록사항 정보가 없습니다 |
---|
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2011.11.16 | 수리 (Accepted) | 1-1-2011-0907010-03 |
2 | 출원인정보변경(경정)신고서 | 2012.06.21 | 수리 (Accepted) | 4-1-2012-5132663-40 |
3 | 출원인정보변경(경정)신고서 | 2014.01.03 | 수리 (Accepted) | 4-1-2014-0000287-10 |
4 | [심사청구]심사청구(우선심사신청)서 | 2016.10.28 | 수리 (Accepted) | 1-1-2016-1052182-22 |
5 | 출원인정보변경(경정)신고서 | 2017.01.17 | 수리 (Accepted) | 4-1-2017-5009116-18 |
6 | 의견제출통지서 | 2017.09.26 | 발송처리완료 (Completion of Transmission) | 9-5-2017-0676208-47 |
7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2017.11.03 | 수리 (Accepted) | 1-1-2017-1094487-50 |
8 | [명세서등 보정]보정서 | 2017.11.03 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2017-1094488-06 |
9 | 등록결정서 | 2017.11.30 | 발송처리완료 (Completion of Transmission) | 9-5-2017-0837131-18 |
10 | 출원인정보변경(경정)신고서 | 2019.09.10 | 수리 (Accepted) | 4-1-2019-5191631-69 |
기술정보가 없습니다 |
---|
과제고유번호 | 1415115183 |
---|---|
세부과제번호 | C1090-1101-0003 |
연구과제명 | 아날로그 IP 설계기술 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 정보통신산업진흥원 |
연구주관기관명 | 서강대학교 산학협력단 |
성과제출연도 | 2011 |
연구기간 | 201006~201312 |
기여율 | 0.5 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415116214 |
---|---|
세부과제번호 | 10039145 |
연구과제명 | 에너지 절감형 스마트제품에 필요한 고급 전력 관리 기술 연구(고용연계형) |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가관리원 |
연구주관기관명 | 서강대학교산학협력단 |
성과제출연도 | 2011 |
연구기간 | 201105~201402 |
기여율 | 0.5 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020110131223] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
---|---|---|
[1020110120542] | 위상 주파수 검출 방법 및 장치 | 새창보기 |
[1020110120541] | 적응형 등화기 및 그 제어 방법 | 새창보기 |
[1020110119776] | 비휘발성 메모리 소자를 포함하는 다치 논리 장치 | 새창보기 |
[1020110112308] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
[1020110103277] | 아날로그-디지털 변환 장치 및 방법 | 새창보기 |
[1020110095443] | 유에스비 주변 장치 및 그의 송신 전력 감소 방법 | 새창보기 |
[1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[1020110090495] | 비대칭 H형 전기기계 메모리 소자 | 새창보기 |
[1020110090485] | 비대칭 T형 전기기계 메모리 소자 | 새창보기 |
[1020110087847] | 논리 장치 및 논리 장치의 동작 방법 | 새창보기 |
[1020110082933] | 저전력 고속의 송수신 장치 | 새창보기 |
[1020110082461] | EMI 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
[1020110080686] | ESD 보호소자 | 새창보기 |
[1020110077687] | 발광 다이오드 구동 장치 및 방법 | 새창보기 |
[1020110071900] | ESD 보호소자 | 새창보기 |
[1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
[1020110064286] | ESD 보호소자 | 새창보기 |
[1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
[1020110058285] | 오프셋 전압 보상 기능을 갖는 발광 다이오드 구동 장치 | 새창보기 |
[1020110057378] | 조명구동장치 | 새창보기 |
[1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020110056421] | CDS를 이용한 ADC 및 이를 이용한 AD 변환방법 | 새창보기 |
[1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
[1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
[1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ADC | 새창보기 |
[1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1T 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
[1020100011084] | CMOS 이미지 센서 | 새창보기 |
[1020090073823] | M-PAM 시그널링 방법 및 그에 따른 M-PAM 드라이버, 수신기(M-PAM SIGNALLING METHOD AND M-PAM DRIVER AND RECEIVER THEREOF) | 새창보기 |
[1020090039551] | 아날로그/디지털 변환기 용 저전력 저역입력 잡음 비교기 회로 | 새창보기 |
[1020090039419] | 저전압 용 디지털 차동 신호 송신기 회로 | 새창보기 |
[1020080106937] | 동작영역이 넓은 디지털제어발진기 | 새창보기 |
[KST2023008847][서울시립대학교] | 페이지 버퍼로 로직 연산을 수행하는 메모리 유닛 및 이를 이용한 로직 연산 방법 | 새창보기 |
---|---|---|
[KST2022014008][서울시립대학교] | 3차원 적층 시냅스 어레이 기반의 뉴로모픽 시스템 및 제조 방법 | 새창보기 |
[KST2023010119][서울시립대학교] | 로직 연산을 수행하는 임베디드 플래시 메모리 장치 및 이를 이용한 로직 연산 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|