1 |
1
입력되는 클럭 신호를 동일 간격으로 순차 지연시킨 복수의 순차 지연 신호(r[m])를 출력하는 클럭 지연부;상기 클럭 신호가 칩 내에서 겪을 지연값 중 커맨드 디코더 지연 시간을 제외한 지연값과, 레이턴시 정보를 바탕으로 편차 정보를 생성하는 편차 정보 생성부;상기 복수의 순차 지연 신호(r[m])와 상기 편차 정보를 이용하여 복수의 클럭 선택 신호를 출력하는 클럭 선택부;입력되는 명령 신호를 이용하여 리드 명령 신호를 생성하며, 생성된 클럭 버퍼 출력 신호를 가변 지연시켜 가변 지연 복제 신호를 출력하는 명령 신호 처리부; 및상기 클럭 선택부로부터 출력되는 복수의 클럭 선택 신호와 상기 명령 신호 처리부로부터 출력되는 가변 지연 복제 신호를 조합하여 레이턴시 신호를 출력하는 레이턴시 쉬프터를 포함하는 레이턴시 제어회로
|
2 |
2
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다
|
3 |
3
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다
|
4 |
4
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다
|
5 |
5
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다
|
6 |
6
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다
|
7 |
7
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다
|
8 |
8
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다
|
9 |
9
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다
|
10 |
10
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다
|
11 |
11
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다
|
12 |
12
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다
|
13 |
13
입력되는 클럭 신호를 버퍼링하는 클럭 버퍼;상기 클럭 버퍼로부터 출력되는 버퍼링된 클럭 신호를 가변 지연 시간동안 지연시켜 가변 지연 클럭을 출력하는 제1 가변 지연 복제부;상기 가변 지연 클럭을 동일 간격으로 순차 지연시킨 복수의 순차 지연 신호(r[m])를 출력하는 클럭 지연부;상기 클럭 신호가 칩 내에서 겪을 지연값 중 커맨드 디코더 지연 시간을 제외한 지연값과, 레이턴시 정보를 바탕으로 편차 신호를 생성하는 편차 정보 생성부;상기 복수의 순차 지연 신호(r[m])와 상기 편차 신호를 이용하여 복수의 클럭 선택 신호를 출력하는 클럭 선택부;입력되는 명령 신호를 이용하여 펄스형 리드 신호를 출력하는 커맨드 디코더;상기 펄스형 리드 신호를 상기 제1 가변 지연 복제부에서 지연되는 시간 만큼 지연시켜 가변 지연 복제 신호를 출력하는 제2 가변 지연 복제부; 및상기 클럭 선택부로부터 출력되는 복수의 클럭 선택 신호와 명령 신호 처리부로부터 출력되는 가변 지연 복제 신호를 조합하여 레이턴시 신호를 출력하는 레이턴시 쉬프터를 포함하는 레이턴시 제어회로
|
14 |
14
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다
|
15 |
15
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다
|
16 |
16
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다
|
17 |
17
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다
|
18 |
18
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다
|
19 |
19
제1항 내지 제17항 중 어느 한 항의 레이턴시 제어회로를 포함하는 반도체 장치
|