1 |
1
입력 클럭 신호를 분주비 Q로 분주하여(단, Q=P×R, P, R은 자연수) 출력 클럭 신호를 생성하는 가변 분주기에 있어서,상기 입력 클럭 신호에 동기화되어 동작하며, 상기 입력 클럭 신호를 내부 분주비 P로 분주하여(단, P= 2^K, K는 자연수) 내부 클럭 신호를 생성하는 내부 클럭 신호 생성부; 및상기 내부 클럭 신호에 동기화되어 동작하며, 상기 내부 클럭 신호를 제어값 R로 분주하여 출력 클럭 신호를 생성하는 출력 클럭 신호 생성부를 포함하되, 상기 P는 2이고,상기 내부 클럭 신호 생성부는상기 내부 클럭 신호를 생성하고, 상기 내부 클럭 신호를 상기 출력 클럭 신호 생성부로 전송하는 제1 플립플롭; 및상기 내부 클럭 신호를 NOT 연산하여 상기 제1 플립플롭으로 전송하는 제1 NOT 게이트를 포함하는 것을 특징으로 하는 가변 분주기
|
2 |
2
삭제
|
3 |
3
제1항에 있어서,상기 출력 클럭 신호 생성부는계수값과 상기 제어값 R을 비교하여 비교 신호를 출력하며, 상기 제어값 R이 상기 계수값보다 크면 1의 비교 신호를 출력하고, 상기 제어값 R이 상기 계수값보다 작거나 같으면 0의 비교 신호를 출력하는 비교기;비교 신호가 0이면 상기 계수값을 1로 초기화하고, 비교 신호가 1이면 상기 계수값에 1을 가산하는 계수기; 및비교 신호의 반전 신호를 수신하여 상기 출력 클럭 신호를 생성하는 제2 플립플롭을 포함하는 것을 특징으로 하는 가변 분주기
|
4 |
4
입력 클럭 신호를 분주비 Q로 분주하여(단, Q=P×R+S, P, R, S는 자연수) 출력 클럭 신호를 생성하는 가변 분주기에 있어서,상기 입력 클럭 신호에 동기화되어 동작하며, 상기 출력 클럭 신호의 1주기마다 상기 입력 클럭 신호의 S주기 동안 1을 가지는 지연 신호를 생성하는 지연 신호 생성부;상기 입력 클럭 신호에 동기화되어 동작하며, 상기 입력 클럭 신호를 내부 분주비 P로 분주하여(단, P=2^K, K는 자연수) 내부 클럭 신호를 생성하고, 상기 지연 신호가 1인 동안 상기 내부 클럭 신호를 지연하는 내부 클럭 신호 생성부; 및상기 내부 클럭 신호에 동기화되어 동작하며, 상기 내부 클럭 신호를 제어값 R로 분주하여 출력 클럭 신호를 생성하는 출력 클럭 신호 생성부를 포함하는 것을 특징으로 하는 가변 분주기
|
5 |
5
제4항에 있어서,상기 P는 2이고,상기 내부 클럭 신호 생성부는상기 내부 클럭 신호를 NOT 연산하여 상기 내부 클럭 신호의 반전 신호를 생성하는 제2 NOT 게이트;상기 내부 클럭 신호의 반전 신호 및 상기 지연 신호를 OR 연산하는 제1 OR 게이트; 및상기 제1 OR 게이트의 출력을 수신하여 상기 내부 클럭 신호를 생성하는 제3 플립플롭을 포함하는 것을 특징으로 하는 가변 분주기
|
6 |
6
제5항에 있어서,상기 지연 신호 생성부는상기 내부 클럭 신호의 반전 신호 및 상기 출력 클럭 신호를 AND 연산하여 부하 신호를 생성하는 제1 AND 게이트;상기 부하 신호가 0이면 0을 출력하고, 상기 부하 신호가 1이면 상기 S(단, S는 0 및 1 중 어느 하나)를 출력하는 제1 멀티플렉서; 및상기 제1 멀티플렉서의 출력을 수신하여 상기 지연 신호를 생성하는 제4 플립플롭을 포함하는 것을 특징으로 하는 가변 분주기
|
7 |
7
제5항에 있어서,상기 출력 클럭 신호 생성부는계수값과 상기 제어값 R을 비교하여 비교 신호를 출력하며, 상기 제어값 R이 상기 계수값보다 크면 1의 비교 신호를 출력하고, 상기 제어값 R이 상기 계수값보다 작거나 같으면 0의 비교 신호를 출력하는 비교기;비교 신호가 0이면 상기 계수값을 1로 초기화하고, 비교 신호가 1이면 상기 계수값에 1을 가산하는 계수기; 및비교 신호의 반전 신호를 수신하여 상기 출력 클럭 신호를 생성하는 제2 플립플롭을 포함하는 것을 특징으로 하는 가변 분주기
|
8 |
8
제4항에 있어서,상기 P는 4이고,상기 내부 클럭 신호 생성부는임시 클럭 신호를 생성하는 제5 플립플롭;상기 임시 클럭 신호를 NOT 연산하는 제3 NOT 게이트;상기 제3 NOT 게이트의 출력과 상기 지연 신호를 OR 연산하여 상기 제5 플립플롭으로 전송하는 제2 OR 게이트;상기 내부 클럭 신호를 생성하는 제6 플립플롭;상기 내부 클럭 신호와 상기 제3 NOT 게이트의 출력을 XOR 연산하여 상기 제6 플립플롭으로 전송하는 XOR 게이트;상기 내부 클럭 신호를 NOT 연산하여 상기 내부 클럭 신호의 반전 신호를 생성하는 제4 NOT 게이트; 및상기 내부 클럭 신호의 반전 신호 및 상기 출력 클럭 신호를 AND 연산하는 제2 AND 게이트를 포함하는 것을 특징으로 하는 가변 분주기
|
9 |
9
제8항에 있어서,상기 지연 신호 생성부는상기 제2 AND 게이트의 출력 및 상기 제3 NOT 게이트의 출력을 AND 연산하여 부하 신호를 생성하는 제3 AND 게이트;상기 부하 신호가 0이면 0을 출력하고, 상기 부하 신호가 1이면 2진수로 나타낸 상기 분주비 Q의 1의 자리의 값과 2의 자리의 값을 AND 연산한 값을 출력하는 제2 멀티플렉서;상기 제2 멀티플렉서의 출력을 수신하여 제1 내부 지연 신호를 생성하는 제7 플립플롭;상기 부하 신호가 0이면 상기 제1 내부 지연 신호를 출력하고, 상기 부하 신호가 1이면 2진수로 나타낸 상기 분주비 Q의 2의 자리의 값을 출력하는 제3 멀티플렉서;상기 제3 멀티플렉서의 출력을 수신하여 제2 내부 지연 신호를 생성하는 제8 플립플롭;상기 부하 신호가 0이면 상기 제2 내부 지연 신호를 출력하고, 상기 부하 신호가 1이면 2진수로 나타낸 상기 분주비 Q의 1의 자리의 값과 2의 자리의 값을 OR 연산한 값을 출력하는 제4 멀티플렉서; 및상기 제4 멀티플렉서의 출력을 수신하여 상기 지연 신호를 생성하는 제9 플립플롭을 포함하는 것을 특징으로 하는 가변 분주기
|
10 |
10
입력 클럭 신호를 분주비 Q로 분주하여(단, Q=P×R, P, R은 자연수) 출력 클럭 신호를 생성하는 가변 분주기에서 수행되는 가변 분주 방법에 있어서,(a) 상기 입력 클럭 신호를 내부 분주비 P로 분주하여(단, P=2^K, K는 자연수) 내부 클럭 신호를 생성하는 단계; 및(b) 상기 내부 클럭 신호를 제어값 R로 분주하여 출력 클럭 신호를 생성하는 단계를 포함하되,상기 P는 2이고,상기 (a) 단계는(a-1) 제1 플립 플롭에 의해서 상기 내부 클럭 신호를 생성하고, 상기 내부 클럭 신호를 상기 (b) 단계를 수행하는 출력 클럭 신호 생성부로 전송하는 단계; 및(a-2) 상기 내부 클럭 신호를 NOT 연산하여 상기 제1 플립플롭으로 전송하는 단계를 포함하는 것을 특징으로 하는 가변 분주 방법
|
11 |
11
삭제
|
12 |
12
제10항에 있어서,상기 (b) 단계는(b-1) 계수값과 상기 제어값 R을 비교하여 비교 신호를 출력하며, 상기 제어값 R이 상기 계수값보다 크면 1의 비교 신호를 출력하고, 상기 제어값 R이 상기 계수값보다 작거나 같으면 0의 비교 신호를 출력하는 단계;(b-2) 비교 신호가 0이면 상기 계수값을 1로 초기화하고, 비교 신호가 1이면 상기 계수값에 1을 가산하는 단계; 및(b-3) 비교 신호의 반전 신호를 수신하여 상기 출력 클럭 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 가변 분주 방법
|
13 |
13
입력 클럭 신호를 분주비 Q로 분주하여(단, Q=P×R+S, P, R, S는 자연수) 출력 클럭 신호를 생성하는 가변 분주기에서 수행되는 가변 분주 방법에 있어서,(a) 상기 입력 클럭 신호를 내부 분주비 P로 분주하여(단, P=2^K, K는 자연수) 내부 클럭 신호를 생성하는 단계;(b) 상기 내부 클럭 신호를 제어값 R로 분주하여 상기 출력 클럭 신호를 생성하는 단계; 및(c) 상기 출력 클럭 신호의 1주기마다 상기 입력 클럭 신호의 S주기 동안 1을 가지는 지연 신호를 생성하고, 상기 지연 신호가 1인 동안 상기 내부 클럭 신호를 지연하는 단계;를 포함하는 것을 특징으로 하는 가변 분주 방법
|
14 |
14
제13항에 있어서,상기 P는 2이고,상기 (a) 단계는(a-3) 상기 내부 클럭 신호를 NOT 연산하여 상기 내부 클럭 신호의 반전 신호를 생성하는 단계;(a-4) 상기 내부 클럭 신호의 반전 신호 및 상기 지연 신호를 OR 연산하는 단계; 및(a-5) 상기 (a-4) 단계의 상기 OR 연산 결과를 수신하여 상기 내부 클럭 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 가변 분주 방법
|
15 |
15
제14항에 있어서,상기 (c) 단계는(c-1) 상기 내부 클럭 신호의 반전 신호 및 상기 출력 클럭 신호를 AND 연산하여 부하 신호를 생성하는 단계;(c-2) 상기 부하 신호가 0이면 0을 출력하고, 상기 부하 신호가 1이면 상기 S(단, S는 0 및 1 중 어느 하나)를 출력하는 단계; 및(c-3) 상기 (c-2) 단계의 출력을 수신하여 상기 지연 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 가변 분주 방법
|
16 |
16
제14항에 있어서,상기 (b) 단계는(b-1) 계수값과 상기 제어값 R을 비교하여 비교 신호를 출력하며, 상기 제어값 R이 상기 계수값보다 크면 1의 비교 신호를 출력하고, 상기 제어값 R이 상기 계수값보다 작거나 같으면 0의 비교 신호를 출력하는 단계;(b-2) 비교 신호가 0이면 상기 계수값을 1로 초기화하고, 비교 신호가 1이면 상기 계수값에 1을 가산하는 단계; 및(b-3) 비교 신호의 반전 신호를 수신하여 상기 출력 클럭 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 가변 분주 방법
|
17 |
17
제13항에 있어서,상기 P는 4이고,상기 (a) 단계는(a-6) 제5 플립플롭에 의해서 임시 클럭 신호를 생성하는 단계;(a-7) 상기 임시 클럭 신호를 NOT 연산하는 단계;(a-8) 상기 (a-7) 단계의 상기 NOT 연산 결과와 상기 지연 신호를 OR 연산하여 상기 제5 플립플롭으로 전송하는 단계;(a-9) 제6 플립플롭에 의해서 상기 내부 클럭 신호를 생성하는 단계;(a-10) 상기 내부 클럭 신호와 상기 (a-7) 단계의 상기 NOT 연산 결과를 XOR 연산하여 상기 제6 플립플롭으로 전송하는 단계;(a-11) 상기 내부 클럭 신호를 NOT 연산하여 상기 내부 클럭 신호의 반전 신호를 생성하는 단계; 및(a-12) 상기 내부 클럭 신호의 반전 신호 및 상기 출력 클럭 신호를 AND 연산하는 단계를 포함하는 것을 특징으로 하는 가변 분주 방법
|
18 |
18
제17항에 있어서,상기 (c) 단계는(c-4) 상기 (a-12) 단계의 상기 AND 연산 결과 및 상기 (a-7) 단계의 상기 NOT 연산 결과를 AND 연산하여 부하 신호를 생성하는 단계;(c-5) 상기 부하 신호가 0이면 0을 출력하고, 상기 부하 신호가 1이면 2진수로 나타낸 상기 분주비 Q의 1의 자리의 값과 2의 자리의 값을 AND 연산한 값을 출력하는 단계;(c-6) 상기 (c-5) 단계의 출력을 수신하여 제1 내부 지연 신호를 생성하는 단계;(c-7) 상기 부하 신호가 0이면 상기 제1 내부 지연 신호를 출력하고, 상기 부하 신호가 1이면 2진수로 나타낸 상기 분주비 Q의 2의 자리의 값을 출력하는 단계;(c-8) 상기 (c-7) 단계의 출력을 수신하여 제2 내부 지연 신호를 생성하는 단계;(c-9) 상기 부하 신호가 0이면 상기 제2 내부 지연 신호를 출력하고, 상기 부하 신호가 1이면 2진수로 나타낸 상기 분주비 Q의 1의 자리의 값과 2의 자리의 값을 OR 연산한 값을 출력하는 단계; 및(c-10) 상기 (c-9) 단계의 출력을 수신하여 상기 지연 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 가변 분주 방법
|