1 |
1
고주파 대역을 증폭하여 출력하는 등화부;상기 등화부의 출력 신호를 필터링하여 제1 고주파 신호를 생성하는 제1 고역 통과 필터;상기 출력 신호로부터 구형파 신호를 생성하는 비교기;상기 구형파 신호를 필터링하여 제2 고주파 신호를 생성하는 제2 고역 통과 필터; 및상기 제1 고주파 신호와 상기 제2 고주파 신호의 차이값에 기초하여 상기 고주파 대역의 증폭을 조절하는 제1 내지 제N 제어 신호를 생성하는 제어부를 포함하되,상기 제어부는 각각 제1 내지 제N 문턱값을 갖고, 상기 차이값을 입력 신호로 하는 제1 내지 제N 인버터를 포함하고,상기 등화부는 그 커패시턴스값이 상기 제1 내지 제N 제어 신호에 의하여 조절되는 하나 이상의 등화 회로를 포함하는 것을 특징으로 하는 적응 등화 장치(단, N은 자연수)
|
2 |
2
제1항에 있어서,상기 제어부는 상기 차이값을 생성 및 증폭하여 상기 제1 내지 제N 인버터에 전송하는 정류 및 증폭부를 더 포함하는 것을 특징으로 하는 적응 등화 장치
|
3 |
3
제1항에 있어서,상기 제1 내지 제N 인버터는 각각 제1 내지 제N 전달 함수에 따라 상기 출력신호에 대한 상기 제1 내지 제N 제어 신호를 각각 출력하는 것을 특징으로 하는 적응 등화 장치
|
4 |
4
제3항에 있어서,상기 하나 이상의 등화 회로는 직렬 연결된 복수의 등화 회로를 포함하는 것을 특징으로 하는 적응 등화 장치
|
5 |
5
제3항에 있어서,상기 하나 이상의 등화 회로 중 어느 하나는 제1 내지 제N 커패시터 셀을 포함하는 것을 특징으로 하는 적응 등화 장치
|
6 |
6
제5항에 있어서,상기 제1 내지 제N 커패시터 셀에 상기 제1 내지 제N 제어 신호가 각각 인가되어 상기 제1 내지 제N 커패시터 셀 각각의 커패시턴스를 제어하는 것을 특징으로 하는 적응 등화 장치
|
7 |
7
제6항에 있어서,상기 제1 내지 제N 커패시터 셀 중 제M 커패시터 셀은 그 게이트에 제M 제어 신호가 인가되는 제1 및 제2 트랜지스터 및 상기 제1 및 제2 트랜지스터 사이에 연결된 커패시터를 포함하는 것을 특징으로 하는 적응 등화 장치(단, M은 1MN을 만족하는 자연수)
|
8 |
8
제7항에 있어서,상기 제1 및 제2 트랜지스터 각각은 상기 제M 제어 신호의 크기에 따라 그 저항값이 변하는 것을 특징으로 하는 적응 등화 장치
|
9 |
9
제3항에 있어서,상기 하나 이상의 등화 회로 중 어느 하나는 제1 내지 제K 커패시터 셀을 포함하는 것을 특징으로 하는 적응 등화 장치(단 K는 K003e#N을 만족하는 자연수)
|
10 |
10
제9항에 있어서,상기 제1 내지 제K 커패시터 셀에 상기 제1 내지 제N 제어 신호가 인가되어 상기 제1 내지 제K 커패시터 셀 각각의 커패시턴스를 제어하는 것을 특징으로 하는 적응 등화 장치
|
11 |
11
제10항에 있어서,상기 제1 내지 제K 커패시터 셀 중 어느 하나인 제M 커패시터 셀은 그 게이트에 상기 제1 내지 제N 제어 신호 어느 하나가 인가되는 제1 및 제2 트랜지스터 및 상기 제1 및 제2 트랜지스터 사이에 연결된 커패시터를 포함하는 것을 특징으로 하는 적응 등화 장치(단, M은 1≤M≤K을 만족하는 자연수)
|
12 |
12
제11항에 있어서,상기 제1 및 제2 트랜지스터 각각은 인가되는 제어 신호의 크기에 따라 그 저항값이 변하는 것을 특징으로 하는 적응 등화 장치
|
13 |
13
제3항에 있어서,상기 하나 이상의 등화 회로 중 어느 하나는 제1 내지 제L 커패시터 셀을 포함하는 것을 특징으로 하는 적응 등화 장치(단 L은 L003c#N을 만족하는 자연수)
|
14 |
14
제13항에 있어서,상기 제1 내지 제L 커패시터 셀에 상기 제1 내지 제N 제어 신호 중 일부가 인가되어 상기 제1 내지 제L 커패시터 셀 각각의 커패시턴스를 제어하는 것을 특징으로 하는 적응 등화 장치
|
15 |
15
제14항에 있어서,상기 제1 내지 제L 커패시터 셀 중 어느 하나인 제M 커패시터 셀은 그 게이트에 상기 제1 내지 제N 제어 신호 중 어느 하나가 인가되는 제1 및 제2 트랜지스터 및 상기 제1 및 제2 트랜지스터 사이에 연결된 커패시터를 포함하는 것을 특징으로 하는 적응 등화 장치(단, M은 1≤M≤L을 만족하는 자연수)
|
16 |
16
제15항에 있어서,상기 제1 및 제2 트랜지스터 각각은 인가되는 제어 신호의 크기에 따라 그 저항값이 변하는 것을 특징으로 하는 적응 등화 장치
|
17 |
17
고주파 대역을 증폭하여 출력 신호를 생성하는 등화 장치를 제어하는 등화 제어 장치에 있어서,상기 출력 신호를 필터링하여 제1 고주파 신호를 생성하는 제1 고역 통과 필터;상기 출력 신호로부터 구형파 신호를 생성하는 비교기;상기 구형파 신호를 필터링하여 제2 고주파 신호를 생성하는 제2 고역 통과 필터; 및상기 제1 고주파 신호와 상기 제2 고주파 신호의 차이값에 기초하여 상기 고주파 대역의 증폭을 조절하는 제1 내지 제N 제어 신호를 생성하는 제어부를 포함하되,상기 제어부는 각각 제1 내지 제N 문턱값을 갖고, 상기 차이값을 입력 신호로 하는 제1 내지 제N 인버터를 포함하고,상기 등화 장치는 그 커패시턴스값이 상기 제1 내지 제N 제어 신호에 의하여 조절되는 하나 이상의 등화 회로를 포함하는 것을 특징으로 하는 등화 제어 장치(단, N은 자연수)
|
18 |
18
제17항에 있어서,상기 제어부는 상기 차이값을 생성 및 증폭하여 상기 제1 내지 제N 인버터에 전송하는 정류 및 증폭부를 더 포함하는 것을 특징으로 하는 등화 제어 장치
|
19 |
19
제17항에 있어서,상기 제1 내지 제N 인버터는 각각 제1 내지 제N 전달 함수에 따라 상기 출력신호에 대한 상기 제1 내지 제N 제어 신호를 각각 출력하는 것을 특징으로 하는 등화 제어 장치
|
20 |
20
제17항에 있어서,상기 하나 이상의 등화 회로 각각은 상기 제1 내지 제N 제어 신호에 따라 제어되는 하나 이상의 커패시터 셀을 포함하는 것을 특징으로 하는 등화 제어 장치
|
21 |
21
(a) 하나 이상의 등화 회로에 의하여 고주파 대역을 증폭하여 출력 신호를 생성하는 단계;(b) 상기 출력 신호 중 제1 고주파 대역만 통과시켜 제1 고주파 신호를 생성하는 단계;(c) 상기 출력 신호로부터 구형파 신호를 생성하는 단계;(d) 상기 구형파 신호 중 제2 고주파 대역만 통과시켜 제2 고주파 신호를 생성하는 단계;(e) 상기 제1 고주파 신호와 상기 제2 고주파 신호의 차이값에 기초하여 제1 내지 제N 제어 신호를 생성하는 단계; 및(f) 상기 제1 내지 제N 제어 신호에 의하여 각각 상기 하나 이상의 등화 회로의 커패시턴스값을 조절하여 상기 고주파 대역의 증폭을 조절하는 단계를 포함하되,상기 (e) 단계는 각각 제1 내지 제N 문턱값을 갖고, 상기 차이값을 입력 신호로 하는 제1 내지 제N 인버터를 이용하여 수행되는 것을 특징으로 하는 적응 등화 방법(단, N은 자연수)
|