1 |
1
양자 구조의 전자 스핀을 제어하기 위한 장치로서,
하나 이상의 양자 구조;
상기 하나 이상의 양자 구조의 둘레에 위치하여 자기장을 형성하는 나노 코일;
상기 나노 코일에 전류를 인가하기 위한 회로부
를 포함하는 장치
|
2 |
2
제1항에 있어서,
상기 나노 코일에서 발생하는 자기장은 상기 회로부로부터 상기 나노 코일에 인가되는 전류의 크기 및 주파수 중 적어도 하나를 제어함으로써 조절되는 것인 장치
|
3 |
3
제1항에 있어서,
상기 양자 구조는 양자 점(quantum dot)을 포함하는 것인 장치
|
4 |
4
제1항에 있어서,
상기 양자 구조는 게이트 전위로 규정되는 양자 점(gate voltage defined quantum dot)을 포함하는 것인 장치
|
5 |
5
제1항에 있어서,
상기 양자 구조는 GaAs와 InAs를 번갈아 쌓음으로써 InAs 양자 점들을 수직으로 배열하는 적층 구조인 나노 필러(nano pillar) 구조를 포함하는 것인 장치
|
6 |
6
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 양자 구조의 상부에 배치되는 전극을 더 포함하는 장치
|
7 |
7
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 나노 코일은 상기 하나 이상의 양자 구조의 전자 스핀을 독립적으로 제어하도록 배열되는 것인 장치
|
8 |
8
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 나노 코일은 상기 하나 이상의 양자 구조의 전자 스핀을 동시에 제어하도록 배열되는 것인 장치
|
9 |
9
양자 구조의 전자 스핀을 제어하기 위한 방법으로서, 상기 양자 구조는 하나 이상이고 이 하나 이상의 양자 구조의 둘레에 나노 코일이 위치하며, 상기 방법은,
상기 나노 코일에 전류를 인가하는 공정; 및
상기 나노 코일에 인가되는 전류의 크기 및 주파수 중 적어도 하나를 제어하는 공정
을 포함하는 방법
|
10 |
10
제9항에 있어서,
상기 양자 구조는 양자 점(quantum dot)을 포함하는 것인 방법
|
11 |
11
제9항에 있어서,
상기 양자 구조는 게이트 전위로 규정되는 양자 점(gate voltage defined quantum dot)을 포함하는 것인 방법
|
12 |
12
제9항에 있어서,
상기 양자 구조는 GaAs와 InAs를 번갈아 쌓음으로써 InAs 양자 점들을 수직으로 배열하는 적층 구조인 나노 필러(nano pillar) 구조를 포함하는 것인 방법
|
13 |
13
제9항 내지 제12항 중 어느 한 항에 있어서,
상기 양자 구조의 상부에는 전극이 배치되는 것인 방법
|
14 |
14
제9항 내지 제12항 중 어느 한 항에 있어서,
상기 나노 코일은 상기 하나 이상의 양자 구조의 전자 스핀을 독립적으로 제어하도록 배열되는 것인 방법
|
15 |
15
제9항 내지 제12항 중 어느 한 항에 있어서,
상기 나노 코일은 상기 하나 이상의 양자 구조의 전자 스핀을 동시에 제어하도록 배열되는 것인 방법
|