| 1 |
1
설정된 통신프로토콜에 기초하여 데이터통신을 수행하는 마스터보드(Master board);적어도 하나의 통신 버스(Communication Bus)를 지원하는 백플랜(Backplane);상기 백플랜에 탈장착가능하도록 연결되어 상기 마스터보드와 데이터통신을 수행하는 적어도 하나의 슬레이브보드(Slave board);상기 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 상기 백플랜 내에 구성되어 상기 마스터보드와 적어도 하나의 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용되는 GPIO(General Purpose I/O pins) 버스를 포함하는 통신 시스템의 백플랜 버스 구조
|
| 2 |
2
제 1항에 있어서,상기 GPIO 버스는,상기 적어도 하나의 슬레이브보드가 상기 마스터보드에 상기 적어도 하나의 통신 버스에 대한 활성화를 요청하고, 상기 마스터보드가 해당 활성화 요청에 응답하기 위해 사용되는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조
|
| 3 |
3
제 1항 또는 제 2항의 통신 시스템의 백플랜 버스 구조를 포함하는 통신 시스템의 보드 인식 방법에 있어서,a) GPIO(General Purpose I/O pins)를 통해 전송될 장착확인신호의 수신여부를 확인하여 탈장착가능하도록 구성된 보드(Board)의 백플랜(Backplane) 장착여부를 확인하는 단계;b) 상기 확인결과, 해당 보드가 장착된 것으로 확인되면 GPIO를 통해 해당 보드를 활성화시키는 단계; 및c) 상기 보드가 활성화되어 해당 보드가 데이터통신라인을 턴온(Turn On)하면, 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 보드와 데이터통신을 수행하는 단계를 포함하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
| 4 |
4
제 3항에 있어서,상기 단계 a)는,a-1) GPIO를 통해 장착확인신호를 수신여부를 확인하는 단계;a-2) 상기 장착확인신호가 수신되면, 해당 장착확인신호가 수신된 슬롯을 확인하는 단계; 및a-3) 해당 슬롯에 해당 보드가 장착된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
| 5 |
5
제 3항에 있어서,상기 단계 b)는,b-1) 상기 보드의 동작여부를 판단하는 단계; 및b-2) 상기 보드가 동작가능한 것으로 판단되면, GPIO를 통해 해당 보드를 활성화시키는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
| 6 |
6
제 5항에 있어서,상기 단계 b-2)는,상기 장착확인신호가 수신되면, 수신된 장착확인신호(데이터통신 요청신호)의 응답신호(데이터통신 승인신호)를 상기 보드에 전송하여 해당 보드를 활성화시키는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
| 7 |
7
설정된 통신프로토콜에 기초하여 데이터통신을 수행하는 적어도 두 개의 마스터보드(Master board);적어도 하나의 통신 버스(Communication Bus)를 지원하는 백플랜(Backplane);상기 백플랜에 탈장착가능하도록 연결되어 상기 마스터보드와 데이터통신을 수행하는 적어도 하나의 슬레이브보드(Slave board);상기 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드와 적어도 하나의 슬레이브보드를 연결하도록 상기 백플랜 내에 구성되어 해당 마스터보드와 슬레이브보드 간의 데이터통신 활성화여부에 대한 요청 및 승인하기 위해 사용되는 GPIO(General Purpose I/O pins) 버스를 포함하는 통신 시스템의 백플랜 버스 구조
|
| 8 |
8
제 7항에 있어서,상기 백플랜은,상기 적어도 두 개의 마스터보드를 연결하도록 구성되어 상기 적어도 두 개의 마스터보드 중 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신여부를 확인하는 하트비트(Heart bit) 버스을 더 포함하고,상기 GPIO 버스는,상기 하트비트 버스를 통해 상기 어느 하나의 마스터보드가 다른 하나의 마스터보드의 데이터통신 미수행을 확인하면, 상기 적어도 하나의 슬레이브보드가 상기 어느 하나의 마스터보드에 상기 적어도 하나의 통신 버스에 대한 활성화를 요청하고, 상기 어느 하나의 마스터보드가 해당 활성화 요청에 응답하기 위해 사용되는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조
|
| 9 |
9
제 1항 또는 제 2항의 통신 시스템의 백플랜 버스 구조를 포함하는 이중화 통신 시스템의 보드 인식 방법에 있어서,a) 적어도 두 개의 마스터보드(Master board) 중 어느 하나의 마스터보드가 GPIO(General Purpose I/O pins)를 통해 전송될 장착확인신호의 수신여부를 확인하여 슬레이브보드(Slave board)의 백플랜(Backplane) 장착여부를 확인하는 단계;b) 상기 확인결과, 해당 슬레이브보드가 장착된 것으로 확인되면 상기 어느 하나의 마스터보드가 상기 적어도 두 개의 마스터보드 중 다른 하나의 마스터보드에 대한 데이터통신여부를 확인하는 단계;c) 상기 확인결과, 상기 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우, 상기 어느 하나의 마스터보드가 GPIO를 통해 해당 슬레이브보드를 활성화시키는 단계; 및d) 상기 슬레이브보드가 활성화되어 해당 슬레이브보드가 데이터통신라인을 턴온(Turn On)하면, 상기 어느 하나의 마스터보드가 설정된 통신프로토콜에 기초하여 백플랜에 장착된 해당 슬레이브보드와 데이터통신을 수행하는 단계를 포함하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
| 10 |
10
제 9항에 있어서,상기 단계 a)는,a-1) GPIO를 통해 장착확인신호를 수신여부를 확인하는 단계;a-2) 상기 장착확인신호가 수신되면, 해당 장착확인신호가 수신된 슬롯을 확인하는 단계; 및a-3) 해당 슬롯에 해당 슬레이브보드가 장착된 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
| 11 |
11
제 9항에 있어서,상기 단계 b)는,b-1) 상기 어느 하나의 마스터보드가 상기 다른 하나의 마스터보드에 하트비트(Heart bit)를 전송하는 단계;b-2) 상기 어느 하나의 마스터보드가 상기 전송결과에 대한 응답신호를 수신하는 단계;b-3) 상기 응답신호를 확인하고, 해당 다른 하나의 마스터보드의 데이터통신여부를 확인하는 단계; 및b-4) 해당 다른 하나의 마스터보드가 데이터통신을 수행하지 않은 경우, 해당 슬레이브보드를 활성화할 수 있는 것으로 판단하는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
| 12 |
12
제 9항에 있어서,상기 단계 c)는,c-1) 상기 슬레이브보드의 동작여부를 판단하는 단계; 및c-2) 상기 슬레이브보드가 동작가능한 것으로 판단되면, GPIO를 통해 해당 보드를 활성화시키는 단계를 포함하는 것을 특징으로 하는 통신 시스템의 백플랜 버스 구조를 이용한 보드 인식 방법
|
