| 1 |
1
기판; 상기 기판의 상부에 형성된 게이트 전극; 상기 게이트 전극과 기판을 덮도록 형성된 게이트 절연막;상기 게이트 절연막의 상부에 상호 이격된 형태로 형성된 소오스/드레인 전극(5),(6)들; 그리고 상기 소오스/드레인 전극(5),(6)들을 덮는 유기 반도체 층을 포함하는 유기 박막 트랜지스터에 있어서, 상기 유기 반도체층 하부와 상기 게이트 절연층 상부에 형성된 계면안정화층을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 기판이 플라스틱인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 3 |
3
제2항에 있어서, 상기 플라스틱 기판의 상부와 게이트 전극 및 게이트 절연막의 하부 사이에 보호 및 접착력을 위한 박막을 추가로 더 포함하는 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 4 |
4
상기 제3항에 있어서, 상기 추가된 박막이 실리콘 산화막(SiO2)인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 5 |
5
제3항에 있어서, 상기 추가된 박막은 두께가 200nm인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 6 |
6
제1항에 있어서, 상기 기판은 폴리에테르설폰(polyethersulfone:PES)인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 7 |
7
제1항에 있어서, 상기 게이트 전극은 금(AU)인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 8 |
8
제1항에 있어서, 상기 게이트 전극은 두께가 100nm인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 9 |
9
제1항에 있어서, 상기 게이트 절연막은 지르코늄 산화막(ZrO2)인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 10 |
10
제1항에 있어서, 상기 게이트 절연막은 폴리부틸메타크릴레이트 (polybutylmethacrylate:PBMA), 폴리비닐피롤리돈(polyvinyl pyrrolidone:PVP), 폴리메틸메타크릴레이트(polymethylmethacrylate: PMMA) 또는 PCMA 중에서 선택되는 적어도 하나의 물질막인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 11 |
11
제1항에 있어서, 상기 게이트 절연막은 두께가 250nm인 것임을 특징으로 하는 유기 박막 반도체 트랜지스터
|
| 12 |
12
제1항에 있어서, 상기 소오스/드레인 전극은 금(AU) 또는 인듐 틴 옥사이드(Indium Thin Oxide;ITO)인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 13 |
13
제1항에 있어서, 상기 소오스/드레인 전극은 두께가 100nm인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 14 |
14
제1항에 있어서, 상기 유기 반도체 물질이 펜타센(pentacene)인 것임을 특징으로 하는 유기 박막 트랜지스터
|
| 15 |
15
기판을 제공하는 단계; 상기 기판 상부에 게이트 전극을 형성하는 단계; 상기 기판과 게이트 전극의 상부에 게이트 절연막을 형성하는 단계; 상기 절연막 상부에 서로 상호 이격된 형태로 형성된 소오스/드레인 전극을 형성하는 단계; 이소프로판올에 용해시킨 옥타데실트리메톡시실란(octadecyltrimethoxysilan e: OTMS)용액을 제공하는 단계; 불활성 가스 분위기에서 상기의 옥타데실트리메톡시실란 이소프로판올 용액으로 상기의 게이트 절연막의 상부를 표면 처리하는 단계상기 게이트 절연막의 상부에 계면안정화층이 형성되는 단계;불활성 가스로 충진된 오븐에서 건조시키는 단계; 그리고 상기 계면안정화층의 상부와 상기 소오스/드레인 전극의 상부를 포함하는 영역에 유기 반도체 층을 형성하는 단계를 포함하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조방법
|
| 16 |
16
제15항에 있어서, 상기 기판이 플라스틱일 경우 사전에 플라스틱 기판을 온도조건이 120℃인 오븐에서 가열하는 단계를 더 포함하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 17 |
17
제15항에 있어서, 가열시간이 1시간인 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 18 |
18
제15항에 있어서, 상기 플라스틱 기판의 상부와 게이트 전극 및 게이트 절연막의 하부 사이에 보호 및 접착력을 위한 박막을 추가하는 단계를 더 포함하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 19 |
19
제15항에 있어서, 상기 게이트 전극은 디시/알에프 스퍼터링(DC/RF Sputtering) 또는 전자-빔(e-beam)을 사용하여 상기 기판 상부에 형성하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 20 |
20
제15항에 있어서, 상기 게이트 절연막은 스핀-코팅(Spin-coating)방법을 사용하여 형성하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 21 |
21
제15항에 있어서, 상기 게이트 절연막은 전자-빔을 사용하여 형성하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 22 |
22
제15항에 있어서, 상기 소오스/드레인 전극은 스퍼터링하여 형성하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 23 |
23
제15항에 있어서, 상기 불활성 가스는 질소인 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 24 |
24
제15항에 있어서, 상기 옥타데실트리메톡시실란과 이소프로판올 용액의 부피비가 1:20인 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 25 |
25
제15항에 있어서, 상기 옥타데실트리메톡시실란과 이소프로판올 용액에 2 내지 3분간 담그는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 26 |
26
제15항에 있어서, 건조 온도 조건이 80℃인 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 27 |
27
제15항에 있어서, 건조 시간이 12시간인 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 28 |
28
제15항에 있어서, 상기 유기 반도체 층을 섀도우 마스크(shadow mask) 와 열-증착기(thermal-evaporator)를 사용하여 형성하는 것임을 특징으로 하는 유기 박막 트랜지스터 제조 방법
|
| 29 |
29
제28항에 있어서, 60℃의 온도조건에서 0
|
