| 1 |
1
기판을 준비하는 과정;상기 기판 위에 소스 전극과 드레인 전극 사이의 채널 영역에 액상의 결정성 유기 반도체를 도포하여 장축과 단축을 갖도록 형성하되, 상기 장축과 단축 중앙부 영역이 상기 채널 영역에서 이격되고, 상기 단축이 상기 채널 영역이 형성된 방향에 나란하게 유기 반도체층을 형성하는 과정;을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 2 |
2
제1항에 있어서, 상기 기판을 준비하는 과정과 상기 유기 반도체층을 형성하는 과정 사이에 수행되는,상기 기판 상에 게이트 전극을 형성하는 과정;상기 게이트 전극 상에 게이트 절연막을 형성하는 과정;상기 게이트 절연막 상에 채널로 구성되는 일정 간격을 두고 대면되어 배치되는 소스 전극 및 드레인 전극을 형성하는 과정;을 더 포함하며,상기 유기 반도체층을 형성하는 과정에서,상기 소스 전극 및 드레인 전극의 적어도 일부 영역과 상기 채널 영역을 덮도록 상기 유기 반도체층을 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 3 |
3
제2항에 있어서, 상기 유기 반도체층을 형성하는 과정에서상기 장축의 길이가 상기 채널의 길이 이상으로 상기 유기 반도체층을 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 4 |
4
제3항에 있어서,상기 유기 반도체층을 형성하는 과정은액상의 결정성 유기 반도체의 드롭 모양을 타원형 또는 직선 형태로 형성하여 상기 채널의 전체 길이보다 길게 도포하는 과정;상기 도포된 유기 반도체가 자기 응집에 의하여 결정이 형성되데 상기 결정 성장이 상기 채널에 대응하는 영역에서 균일하게 형성되는 과정;을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 5 |
5
제4항에 있어서,상기 균일하게 형성되는 과정은상기 채널 영역에 대응하는 영역 상에 형성되는 상기 결정 성장이 상기 소스 전극과 드레인 전극을 잇는 방향으로 상기 유기 반도체층의 장축과 수직하게 형성되는 과정인 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 6 |
6
제4항에 있어서,상기 길게 도포하는 과정은액상의 결정성 유기 반도체는 상기 채널에서 이격된 지점에서 도포하여 상기 채널을 덮도록 상기 채널에 나란하게 도포하는 과정인 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 7 |
7
제3항에 있어서,상기 유기 반도체층을 형성하는 과정은상기 유기 반도체층의 장축이 상기 채널과 일치되지 않는 비매치되는 영역을 가지도록 상기 유기 반도체층의 장축 중심부가 상기 소스 전극과 드레인 전극 중 어느 한 전극의 영역 상에 치우쳐 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 8 |
8
제1항에 있어서,상기 유기 반도체층을 형성하는 과정에서,잉크젯 방식에 의하여 액상의 결정성 유기 반도체를 도포하는 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 9 |
9
제1항에 있어서,상기 유기 반도체층을 형성하는 과정은유기물, 무기물, 산화물 중 어느 하나 또는 조합에 의하여 생성된 유기 반도체 재료를 도포하여 형성하는 과정인 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 10 |
10
제9항에 있어서,상기 유기물은 TIPS pentacene인 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 11 |
11
제1항에 있어서,상기 유기 반도체층을 형성하면서 액상의 결정성 유기 반도체 드롭 도포 시 상기 기판에 열을 가하는 과정;을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 유기 반도체층 형성 방법
|
| 12 |
12
제1항 내지 제11항 중 어느 한 항에 따른 방법에 의해 형성된 유기 반도체층을 포함하는 유기 박막 트랜지스터
|
| 13 |
13
제12항에 따른 유기 박막 트랜지스터를 포함하는 표시소자
|
| 14 |
14
제13항에 따른 표시 소자를 포함하는 표시용 전자기기
|
