1 |
1
각기 다른 전위를 갖는 두 개의 전원단자 사이에 직렬 연결된 기준전압 저항열을 구비하여 각 저항의 연결 노드마다 서로 다른 기준 전압을 발생시키는 (n-m)-비트 기준전압 저항열; 디지털 코드 D[(n-1):m]의 (n-m)-비트 코드를 이용하여 상기 (n-m)-비트 기준 전압 저항열에서 생성된 (n-m)-비트 해상도의 아날로그신호 VREF(k)와 VREF(k+1)를 각각 출력하는 (n-m)-비트 제1,2디코더; 및 상기 아날로그신호 VREF(k)와 VREF(k+1)를 입력받아 하나의 아날로그 레벨에서 다른 아날로그 레벨로 천이하는 시간을 m-비트로 제어하는 시간-인터폴레이션을 수행하여 해상도가 m-비트 증가된 아날로그 신호(VC)를 출력하는 m-비트 시간-인터폴레이션부;를 포함하는 것을 특징으로 하는 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
|
2 |
2
제1항에 있어서, 상기 m-비트 시간-인터폴레이션부에서 출력되는 상기 아날로그 신호(VC)를 버퍼링하여 최종의 아날로그 신호(VOUT)를 출력하는 출력버퍼를 더 포함하는 것을 특징으로 하는 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
|
3 |
3
제1항에 있어서, 상기 m-비트 시간-인터폴레이션부는 클럭신호(CLK)에 따라 상기 아날로그신호 VREF(k)와 VREF(k+1) 중에서 어느 하나를 선택하여 출력하는 제1멀티플렉서; 상기 제1멀티플렉서의 출력신호(VA)를 버퍼링하여 버퍼링된 출력신호(VB)를 발생하는 아날로그 버퍼; 상기 출력신호(VB)를 충전하여 그에 따른 아날로그신호(VC)를 출력하되, 상기 아날로그신호 VREF(k),VREF(k+1) 간의 천이시간에 따라 상기 아날로그신호(VC)의 레벨을 결정하는 아날로그신호 출력부; 및 상기 아날로그신호 출력부에 클럭신호(CLKS)를 공급하여, 상기 아날로그신호 출력부 내에서의 제1커패시터의 충전전압(VC)의 천이 레벨을 결정하는 쇼트펄스 발생기;를 포함하는 것을 특징으로 하는 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
|
4 |
4
제3항에 있어서, 상기 아날로그신호 출력부는 출력노드와 접지단자의 사이에 연결된 상기 제1커패시터; 상기 아날로그 버퍼의 출력단자와 상기 출력노드의 사이에 연결되고, 클럭신호(CLK)에 의해 턴온 동작이 제어되는 제1모스트랜지스터; 및 상기 출력노드와 상기 아날로그 버퍼의 출력단자 사이에 직렬접속된 게이트가 상기 쇼트펄스 발생기의 출력단자에 연결된 제2모스트랜지스터 및 제1저항을 포함하는 것을 특징으로 하는 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
|
5 |
5
제3항에 있어서, 상기 쇼트 펄스 발생기는 상기 제1멀티플렉서의 출력신호(VA)가 상기 아날로그 버퍼를 통해 지연되는 것을 보상하기 위해 지연소자를 통해 지연된 클럭신호(CLK)를 입력받는 것을 특징으로 하는 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
|
6 |
6
제3항에 있어서, 상기 쇼트펄스 발생기는디지털 코드 D[(n-1):m]의 m 비트 데이터 D[0]…D[m-1]을 오아 연산하여 그에 따른 연산값을 출력하는 오아게이트;드레쉬홀드값 VTH[(2m-1):1] 중에서 상기 디지털 코드 D[(n-1):m]의 값에 상응되는 하나의 드레쉬홀드값(VTH')을 선택하여 출력하는 제2멀티플렉서;지연클럭신호(CLKD)를 충전하는 레플리카회로; 상기 레플리카회로의 충전전압(VC_REP)과 상기 제2멀티플렉서로부터 공급되는 상기 드레쉬홀드값(VTH')을 비교하여 그에 따른 비교결과신호를 출력하는 비교기; 및 상기 오아게이트의 출력값, 비교기의 출력값 및 지연클럭신호(CLKD)를 낸드연산하고, 그 낸드연산 결과를 반전시켜 출력하는 클럭신호 발생부;를 포함하는 것을 특징으로 하는 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
|
7 |
7
제6항에 있어서, 상기 클럭신호 발생부는 상기 오아게이트의 출력값, 비교기의 출력값 및 지연클럭신호(CLKD)를 낸드연산하는 낸드게이트 및,상기 낸드게이트의 출력신호를 반전시켜 출력하는 제6인버터;를 포함하는 것을 특징으로 하는 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
|