1 |
1
송신기로부터 송신되는 송신 신호를 수신하여 처리하는 수신기에 구비되는 통신 에러 검출 장치에 있어서,플래그 신호와 리셋 신호 및 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 외부 클럭 신호의 소정 주기 동안 제어 클럭 신호를 출력하며, 상기 소정 주기 경과 시 비활성화되고, 상기 플래그 신호의 활성화 시 상기 제어 클럭 신호를 출력하는 제어 논리부;상기 제어 클럭 신호가 입력되고, 기준 데이터를 출력하는 기준 데이터 발생부; 및상기 송신 신호에 포함된 패턴 데이터, 상기 리셋 신호, 상기 외부 클럭 신호, 상기 기준 데이터, 상기 제어 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 상기 패턴 데이터의 시퀀스(sequence)와 상기 기준 데이터의 시퀀스를 일치시키는 초기 데이터 설정 동작을 수행하며, 상기 패턴 데이터의 시퀀스와 상기 기준 데이터의 시퀀스의 일치 시 상기 플래그 신호를 활성화하고, 상기 플래그 신호의 활성화 동안 상기 패턴 데이터와 상기 기준 데이터를 비교하여 상기 패턴 데이터의 에러를 검출하는 에러 검출부를 구비하고,상기 제어 논리부는 상기 리셋 신호와 상기 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 활성화되는 카운터 인에이블 신호를 출력하는 카운터;상기 카운터 인에이블 신호와 상기 플래그 신호를 수신하고, 상기 카운터 인에이블 신호와 상기 플래그 신호 중 어느 하나가 활성화되면 활성화되는 클럭 인에이블 신호를 출력하는 제1 논리부; 및상기 클럭 인에이블 신호와 상기 외부 클럭 신호를 수신하고, 상기 클럭 인에이블 신호가 활성화되면 상기 외부 클럭 신호에 동기되어 상기 제어 클럭 신호를 출력하는 제2 논리부;를 포함하는 것을 특징으로 하는 통신 에러 검출 장치
|
2 |
2
삭제
|
3 |
3
제1항에 있어서, 상기 제어 논리부는,상기 에러 검출부에서 출력되는 상기 플래그 신호와 외부에서 제공하는 상기 리셋 신호 및 상기 외부 클럭 신호가 입력되고,상기 리셋 신호가 활성화되면 상기 소정 주기 동안 상기 외부 클럭 신호에 동기되어 상기 제어 클럭 신호를 출력하며,상기 소정 주기 이후에는 상기 제어 클럭 신호를 출력하지 않고 있다가, 상기 초기 데이터 설정 동작이 종료되어 상기 플래그 신호가 활성화되면 상기 제어 클럭 신호를 다시 출력하는 것을 특징으로 하는 통신 에러 검출 장치
|
4 |
4
제1항에 있어서, 상기 기준 데이터 발생부는,상기 제어 클럭 신호에 응답하여 상기 기준 데이터를 생성하는 선형 피드백 시프트 레지스터(Linear Feedback Shift Register)를 구비하는 것을 특징으로 하는 통신 에러 검출 장치
|
5 |
5
제1항에 있어서, 상기 에러 검출부는,상기 패턴 데이터가 입력되고, 상기 패턴 데이터를 시프팅시켜서 비트(bit) 단위로 병렬로 출력하는 패턴 데이터 시프팅부;상기 기준 데이터가 입력되고, 상기 기준 데이터를 시프팅시켜서 비트 단위로 병렬로 출력하는 기준 데이터 시프팅부;상기 소정 주기 동안 상기 패턴 데이터의 시퀀스와 상기 기준 데이터의 시퀀스를 비교하며, 상기 플래그 신호의 활성화 동안 상기 패턴 데이터 시프팅부로부터 출력되는 비트들과 상기 기준 데이터 시프팅부로부터 출력되는 비트들을 비교하고, 상기 비교 결과 일치하지 않는 비트들이 있으면 에러 신호를 출력하는 데이터 비교부; 및상기 패턴 데이터의 시퀀스와 상기 기준 데이터의 시퀀스의 일치 시 상기 플래그 신호를 활성화하는 제3 논리부;를 구비하는 것을 특징으로 하는 통신 에러 검출 장치
|
6 |
6
송신기로부터 송신되는 송신 신호를 수신하여 처리하는 수신기에 구비되는 통신 에러 검출 장치에 있어서,상기 송신 신호에 포함된 패턴 데이터를 복수개로 분리하는 패턴 데이터 분리부;각각, 상기 복수개의 패턴 데이터 중 하나가 입력되고, 상기 입력되는 패턴 데이터의 에러를 검출하는 복수개의 씨드 얼라이너(seed aligner)들; 및상기 복수개의 씨드 얼라이너들로부터 출력되는 에러 신호들을 결합하여 상기 송신 신호의 송신 에러 신호로써 출력하는 출력부;를 구비하고,상기 복수개의 씨드 얼라이너들 각각은, 플래그 신호와 리셋 신호 및 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 외부 클럭 신호의 소정 주기 동안 제어 클럭 신호를 출력하며, 상기 소정 주기 경과 시 비활성화되고, 상기 플래그 신호의 활성화 시 상기 제어 클럭 신호를 출력하는 제어 논리부;상기 제어 클럭 신호가 입력되고, 기준 데이터를 출력하는 기준 데이터 발생부; 및상기 송신 신호에 포함된 패턴 데이터, 상기 리셋 신호, 상기 외부 클럭 신호, 상기 기준 데이터, 상기 제어 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 상기 패턴 데이터의 시퀀스(sequence)와 상기 기준 데이터의 시퀀스를 일치시키는 초기 데이터 설정 동작을 수행하며, 상기 패턴 데이터의 시퀀스와 상기 기준 데이터의 시퀀스의 일치 시 상기 플래그 신호를 활성화하고, 상기 플래그 신호의 활성화 동안 상기 패턴 데이터와 상기 기준 데이터를 비교하여 상기 패턴 데이터의 에러를 검출하는 에러 검출부;를 구비하고,상기 제어 논리부는 상기 리셋 신호와 상기 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 활성화되는 카운터 인에이블 신호를 출력하는 카운터;상기 카운터 인에이블 신호와 상기 플래그 신호를 수신하고, 상기 카운터 인에이블 신호와 상기 플래그 신호 중 어느 하나가 활성화되면 활성화되는 클럭 인에이블 신호를 출력하는 제1 논리부; 및상기 클럭 인에이블 신호와 상기 외부 클럭 신호를 수신하고, 상기 클럭 인에이블 신호가 활성화되면 상기 외부 클럭 신호에 동기되어 상기 제어 클럭 신호를 출력하는 제2 논리부;를 포함하는 것을 특징으로 하는 통신 에러 검출 장치
|
7 |
7
제6항에 있어서, 상기 패턴 데이터 분리부는,상기 외부 클럭 신호가 입력되고, 복수개의 내부 클럭 신호들을 생성하며, 상기 복수개의 내부 클럭 신호들의 주파수를 상기 외부 클럭 신호의 주파수보다 낮게 만들어서 출력하는 클럭 분배기; 및상기 패턴 데이터와 상기 복수개의 내부 클럭 신호들을 입력하고, 상기 복수개의 내부 클럭 신호들에 동기되어 상기 패턴 데이터를 복수개로 분리하여 출력하는 디멀티플렉서를 구비하는 것을 특징으로 하는 통신 에러 검출 장치
|
8 |
8
삭제
|
9 |
9
제6항에 있어서, 상기 출력부는,상기 복수개의 씨드 얼라이너들로부터 출력되는 에러 신호들을 결합하여 상기 송신 에러 신호로써 출력하는 멀티플렉서; 및상기 복수개의 씨드 얼라이너들로부터 출력되는 복수개의 플래그 신호들을 결합하여 하나의 플래그 신호를 출력하는 플래그 신호 발생부를 구비하는 것을 특징으로 하는 통신 에러 검출 장치
|
10 |
10
제6항에 있어서,상기 패턴 데이터 분리부는 상기 패턴 데이터를 2개로 분리하여 출력하고,상기 복수개의 씨드 얼라이너들은 2개로 구성되며, 상기 2개의 씨드 얼라이너들은 각각 상기 2개의 패턴 데이터 중 하나를 입력하는 것을 특징으로 하는 통신 에러 검출 장치
|
11 |
11
제6항에 있어서, 상기 패턴 데이터 분리부는 상기 패턴 데이터를 4개로 분리하여 출력하고,상기 복수개의 씨드 얼라이너들은 4개로 구성되며, 상기 4개의 씨드 얼라이너들은 각각 상기 4개의 패턴 데이터 중 하나를 입력하는 것을 특징으로 하는 통신 에러 검출 장치
|
12 |
12
특정한 패턴 데이터를 생성하여 출력하는 패턴 발생부와, 상기 패턴 데이터를 포함하는 송신 신호를 송신하는 송신부를 포함하는 송신기; 및상기 송신 신호를 수신하는 수신기;를 구비하고,상기 수신기는 통신 에러 검출 장치를 포함하며,상기 통신 에러 검출 장치는,플래그 신호와 리셋 신호 및 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 외부 클럭 신호의 소정 주기 동안 제어 클럭 신호를 출력하며, 상기 소정 주기 경과 시 비활성화되고, 상기 플래그 신호의 활성화 시 상기 제어 클럭 신호를 출력하는 제어 논리부;상기 제어 클럭 신호가 입력되고, 기준 데이터를 출력하는 기준 데이터 발생부; 및상기 패턴 데이터, 상기 리셋 신호, 상기 외부 클럭 신호, 상기 기준 데이터, 상기 제어 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 상기 패턴 데이터의 시퀀스와 상기 기준 데이터의 시퀀스를 일치시키는 초기 데이터 설정 동작을 수행하며, 상기 패턴 데이터의 시퀀스와 상기 기준 데이터의 시퀀스의 일치 시 상기 플래그 신호를 활성화하고, 상기 플래그 신호의 활성화 동안 상기 패턴 데이터와 상기 기준 데이터를 비교하여 상기 패턴 데이터의 에러를 검출하는 에러 검출부;를 포함하고,상기 제어 논리부는, 상기 리셋 신호와 상기 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 활성화되는 카운터 인에이블 신호를 출력하는 제1 카운터;상기 카운터 인에이블 신호와 상기 플래그 신호를 수신하고, 상기 카운터 인에이블 신호와 상기 플래그 신호 중 어느 하나가 활성화되면 활성화되는 클럭 인에이블 신호를 출력하는 제1 논리부; 및상기 클럭 인에이블 신호와 상기 외부 클럭 신호를 수신하고, 상기 클럭 인에이블 신호가 활성화되면 상기 외부 클럭 신호에 동기되어 상기 제어 클럭 신호를 출력하는 제2 논리부;를 포함하는 것을 특징으로 하는 통신 시스템
|
13 |
13
제12항에 있어서, 상기 수신기는,상기 통신 에러 검출 장치로부터 출력되는 상기 송신 신호의 에러를 카운트하는 제2 카운터를 더 구비하는 것을 특징으로 하는 통신 시스템
|
14 |
14
제12항에 있어서, 상기 송신기의 패턴 발생부와 상기 수신기의 기준 데이터 발생부는 동일한 구조를 갖는 것을 특징으로 하는 통신 시스템
|
15 |
15
복수개의 서브 패턴 데이터를 생성하고, 상기 복수개의 서브 패턴 데이터를 하나로 결합한 패턴 데이터를 출력하는 패턴 발생부와, 상기 패턴 발생부에서 출력되는 패턴 데이터를 포함하는 송신 신호를 송신하는 송신부를 포함하는 송신기; 및상기 송신 신호를 수신하는 수신기;를 구비하며,상기 수신기는 통신 에러 검출 장치를 포함하며,상기 통신 에러 검출 장치는,상기 패턴 데이터가 입력되고, 상기 패턴 데이터를 상기 복수개의 서브 패턴 데이터로 분리하는 패턴 데이터 분리부;각각, 상기 복수개의 서브 패턴 데이터 중 하나가 입력되고, 상기 입력되는 서브 패턴 데이터의 에러를 검출하는 복수개의 씨드 얼라이너(seed aligner)들; 및상기 복수개의 씨드 얼라이너들로부터 출력되는 에러 신호들을 결합하여 상기 송신 신호의 송신 에러 신호로써 출력하는 출력부;를 포함하며상기 복수개의 씨드 얼라이너들 각각은, 플래그 신호와 리셋 신호 및 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 외부 클럭 신호의 소정 주기 동안 제어 클럭 신호를 출력하며, 상기 소정 주기 경과 시 비활성화되고, 상기 플래그 신호의 활성화 시 상기 제어 클럭 신호를 출력하는 제어 논리부;상기 제어 클럭 신호가 입력되고, 기준 데이터를 출력하는 기준 데이터 발생부; 및상기 송신 신호에 포함된 패턴 데이터, 상기 리셋 신호, 상기 외부 클럭 신호, 상기 기준 데이터, 상기 제어 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 상기 패턴 데이터의 시퀀스(sequence)와 상기 기준 데이터의 시퀀스를 일치시키는 초기 데이터 설정 동작을 수행하며, 상기 패턴 데이터의 시퀀스와 상기 기준 데이터의 시퀀스의 일치 시 상기 플래그 신호를 활성화하고, 상기 플래그 신호의 활성화 동안 상기 패턴 데이터와 상기 기준 데이터를 비교하여 상기 패턴 데이터의 에러를 검출하는 에러 검출부;를 구비하고,상기 제어 논리부는 상기 리셋 신호와 상기 외부 클럭 신호를 수신하고, 상기 리셋 신호의 활성화 시 상기 소정 주기 동안 활성화되는 카운터 인에이블 신호를 출력하는 카운터;상기 카운터 인에이블 신호와 상기 플래그 신호를 수신하고, 상기 카운터 인에이블 신호와 상기 플래그 신호 중 어느 하나가 활성화되면 활성화되는 클럭 인에이블 신호를 출력하는 제1 논리부; 및상기 클럭 인에이블 신호와 상기 외부 클럭 신호를 수신하고, 상기 클럭 인에이블 신호가 활성화되면 상기 외부 클럭 신호에 동기되어 상기 제어 클럭 신호를 출력하는 제2 논리부;를 포함하는 것을 특징으로 하는 통신 시스템
|
16 |
16
제15항에 있어서, 상기 송신기의 패턴 발생부는,외부 클럭 신호가 입력되고, 복수개의 내부 클럭 신호들을 생성하며, 상기 복수개의 내부 클럭 신호들의 주파수를 상기 외부 클럭 신호의 주파수보다 낮게 만들어서 출력하는 클럭 분배기;상기 복수개의 내부 클럭 신호들 중 하나가 입력되고, 상기 복수개의 서브 패턴 데이터 중 하나의 서브 패턴 데이터를 생성하는 패턴 발생기;상기 복수개의 내부 클럭 신호들 중 상기 패턴 발생기로 입력되지 않는 모든 내부 클럭 신호 및 상기 패턴 발생기로부터 출력되는 서브 패턴 데이터가 입력되고, 상기 입력되는 하나 이상의 클럭 신호에 동기되어 상기 입력되는 서브 패턴 데이터를 시프팅시켜서 하나 이상의 서브 패턴 데이터를 생성하여 출력하는 시프팅부; 및상기 패턴 발생기에서 출력되는 서브 패턴 데이터와 상기 시프팅부에서 출력되는 하나 이상의 서브 패턴 데이터를 하나로 결합하여 상기 패턴 발생부의 패턴 데이터로써 출력하는 결합부를 구비하는 것을 특징으로 하는 통신 시스템
|
17 |
17
삭제
|
18 |
18
제15항에 있어서, 상기 송신기의 패턴 발생부에서 생성되는 복수개의 서브 패턴 데이터와 상기 복수개의 씨드 얼라이너들의 기준 데이터 발생부에서 발생되는 복수개의 기준 데이터는 동일한 데이터 시퀀스를 갖는 것을 특징으로 하는 통신 시스템
|
19 |
19
제15항에 있어서, 상기 송신기의 패턴 발생부에서 발생되는 복수개의 서브 패턴 데이터의 개수와 상기 복수개의 씨드 얼라이너들의 개수는 동일한 것을 특징으로 하는 통신 시스템
|